賽靈思公司（Xilinx, Inc.）日前在海南三亞舉辦了媒體峰會,賽靈思公司全球市場副總裁Sandeep Vij先生首先向來自亞太地區(qū)的媒體介紹了該公司四大舉措——Virtex-4旗艦產(chǎn)品線正式出貨;正式推出針對Virtex-4系列平臺FPGA優(yōu)化的集成軟件環(huán)境6.3i版;成立新的DSP部;成立新的嵌入式處理部。這將有助于加強其可編程邏輯領域全球領導廠商地位。他說,根據(jù)Gartner Dataquest的報告,2003年賽靈思公司占有可編程邏輯器件（PLD）市場50%的份額。

Virtex-4實現(xiàn)最低成本及突破性能
    賽靈思公司高級產(chǎn)品部產(chǎn)品市場總監(jiān)Chuck Tralka先生告訴記者,此次發(fā)布的Virtex-4旗艦產(chǎn)品線及針對該產(chǎn)品線的全套設計工具正式出貨,標志著全球第一個利用90nm/300mm芯片制造工藝技術生產(chǎn)的多平臺FPGA系列產(chǎn)品按時推出。尤其引人注目的是,Virtex-4系列是賽靈思公司的第二個90nm產(chǎn)品線。通過與生產(chǎn)合作伙伴UMC的合作,賽靈思公司在利用成熟的90nm工藝進行生產(chǎn)方面,領先PLD行業(yè)其他廠商至少一年多的時間。
    他說,基于Virtex-II和Virtex-II Pro平臺FPGA在客戶中取得的巨大成功,賽靈思公司與全球800多名系統(tǒng)設計人員共同塑造了下一代FPGA產(chǎn)品--Virtex-4產(chǎn)品線。因此,Virtex-4包括了100多項技術創(chuàng)新,整個系列分為三個面向特定應用領域而優(yōu)化的平臺FPGA架構,共有17種器件可供設計人員選擇。這三個平臺分別是：Virtex-4 LX FPGA（面向邏輯密集的設計）、Virtex-4 SX FPGA（面向高性能信號處理應用）和Virtex-4 FX FPGA（面向高速串行連接和嵌入式處理應用）。
    多平臺的方法使得客戶可以選擇最適合自己應用的最佳資源組合,從而以最低的成本獲得最好的功能和最高的性能。
    他說：“每一代Virtex都體現(xiàn)了我們這一承諾,就是致力于在不斷降低成本的情況下為客戶提供大大增強的功能。Virtex-4的推出把我們將這一承諾推向了一個全新的業(yè)界水平,在可編程器件架構、技術和系統(tǒng)設計能力等方面都有飛躍發(fā)展。現(xiàn)在,我們的客戶正以過去根本不可能的價位來構建他們的下一代系統(tǒng)。”
    Virtex-4系列可提供高達20萬邏輯單元和高達500MHz的性能,密度和性能是目前市場上正在生產(chǎn)的任何一種FPGA產(chǎn)品的兩倍。先進的深亞微米設計技術、集成硬IP模塊及三次氧化90nm工藝技術相結合,將器件成本和功耗降低多達50%。這些優(yōu)勢使得這一多平臺系列產(chǎn)品的性能價格比達到前一代FPGA的10倍。
    通過Virtex-4客戶早期使用計劃,賽靈思公司從今年2月份開始就已經(jīng)與100多家客戶合作,并于6月份開始提供LX25器件的樣品。作為Virtex-4 LX 25器件的最早一批使用者,安捷倫實驗室（Agilent Labs）在其下一代產(chǎn)品中已經(jīng)使用了Virtex-4器件的高級功能。
    新推出的Virtex-4深入到可編程系統(tǒng)設計的新市場,有望推動賽靈思公司進一步超越傳統(tǒng)的PLD市場,并進入更為廣泛的高性能處理、嵌入式處理和高速串行通信應用,從而使賽靈思公司在ASIC/ASSP市場占有更大的份額。
    基于革命性的ASMBL（高級硅片組合模塊）架構,Virtex-4為客戶提供了比目前任何其他FPGA系列都要多的選擇。Virtex-4系列有17款器件和三個針對特定領域而優(yōu)化的平臺,每個平臺都提供了針對特定領域優(yōu)化的一組最佳功能特性組合,從而能夠提供性能最高且成本最低的解決方案。

新版ISE工具簡化多平臺FPGA設計
    針對Xilinx Virtex-4系列平臺FPGA,賽靈思公司宣布在全球正式推出優(yōu)化的集成軟件環(huán)境（ISE）6.3i版。新版ISE 6.3i解決方案可充分發(fā)揮Virtex-4架構的優(yōu)點,支持高達20萬邏輯單元和500MHz的性能。與前一代相比,ISE 6.3i可支持的器件密度翻了一倍,性能價格比是原來的10倍。ISE 6.3i和Virtex-4 FPGA相結合,使多個領域內(nèi)的可編程系統(tǒng)設計更為容易,這些領域包括高性能邏輯、嵌入式處理、高性能數(shù)字信號處理和高速連接應用。
    同時,ISE 6.3i版也進一步擴展了賽靈思公司在主動時序收斂和集成方面的領導地位,而且還降低了大批量FPGA和CPLD應用的總體設計成本。易于使用的創(chuàng)新物理實現(xiàn)選項及對第三方電子設計自動化工具的支持,使FPGA構造的性能比最接近的競爭產(chǎn)品還要快40%。ISE 6.3i還是賽靈思公司迄今推出的一個最容易獲得和使用的具備新的支持Linux Red Hat Enterprise 3.0操作系統(tǒng)功能的設計解決方案。ISE 6.3i包括了一系列增強功能,旨在提高生產(chǎn)力并支持Virtex-4平臺FPGA所集成的100多項新器件特性。
    ISE 6.3i在成本最低的FPGA平臺上繼續(xù)提供了業(yè)界最快的性能。內(nèi)建的“時序驅動映射”功能合并了布局和映射兩個步驟,相比沒有利用這一功能的設計,它可使器件利用率高的設計自動獲得高達30%的更佳性能,從而有可能在不犧牲時序目標的情況下將更多的邏輯適配到更小的器件中。ISE PACE引腳分配和約束編輯器對于Spartan-3設計還提供了本地時鐘支持,從而使片外存儲器接口設計更快更容易,而且設計反復也變得更少。這些新的特性進一步增強了Spartan-3器件作為ASIC替代解決方案的低密度低功耗優(yōu)勢。
    此外,針對不同F(xiàn)PGA和CPLD器件設計對ISE Foundation設計工具功能子集的使用,ISE WebPACK 6.3i解決方案提供了一種快速方便的方法。ISE WebPACK 6.3i是一個完整的開發(fā)環(huán)境,可滿足范圍廣泛的設計需要,從簡單的膠合邏輯,直到生產(chǎn)力和性能優(yōu)越的中等密度“片上系統(tǒng)”（SOC）FPGA平臺。ISE WebPACK易于下載和安裝,全球用戶超過15萬。