手持式、移動、便攜式消費電子市場在不停地快速增長,隨之而來的功耗問題對電子產(chǎn)品的開發(fā)變得日益重要,尤其是系統(tǒng)功能用可編程邏輯器件實現(xiàn)的比重不斷增加,對功耗提出了更高的要求。然而,雖然CPLD能夠?qū)崿F(xiàn)低功耗的目標,但功能上卻有所欠缺;雖然FPGA功能完備,但其功耗卻往往很高;ASIC盡管可以實現(xiàn)低功耗及完備功能,但其開發(fā)成本卻很高,而且市場切入時間很長。面對諸如此類的難題,有沒有更好的解決方案呢？答案是肯定的。QuickLogic公司邏輯產(chǎn)品總監(jiān)Brian Faith先生在北京演示的Eclipse II μWatt FPGA就是這樣的產(chǎn)品。它可以成功地替代功耗最低的CPLD產(chǎn)品,兼?zhèn)湫阅堋⑷萘考捌瑑?nèi)SRAM的超低功耗、非易失性、小型封裝可編程邏輯器件的性能。
    Faith先生說,作為嵌入式標準產(chǎn)品（ESP）先驅(qū)企業(yè)的QuickLogic公司于1998年率先推出了ESP架構(gòu)。ESP這一創(chuàng)新產(chǎn)品既實現(xiàn)了標準半導(dǎo)體產(chǎn)品的性能保障和低成本優(yōu)勢,又突出了可編程邏輯的靈活性和快速切入市場的優(yōu)點。QuickLogic公司的專利技術(shù)ViaLink metal-to-metal 互連技術(shù)實現(xiàn)了卓越的性能,并構(gòu)成了公司ESP系列產(chǎn)品（如目前的核心FPGA產(chǎn)品）的基礎(chǔ)。
    據(jù)介紹,此次推出的Eclipse II μWatt FPGA 產(chǎn)品系列包括兩個產(chǎn)品,分別是QL8025和QL8050。QL8025含有47 000個邏輯門,QL8050含有64 000個邏輯門。這兩個器件都包括片內(nèi)雙通道SRAM和擴展的I/O支持,從而能夠?qū)�幾個板卡級的組件整合到一個芯片中。
    Faith先生表示：“QL8025和QL8050的產(chǎn)品發(fā)布,以及其動態(tài)功耗比容量相當(dāng)?shù)腃PLD降低近50%的表現(xiàn),表明QuickLogic將繼續(xù)保持公司在低功耗邏輯解決方案領(lǐng)域的領(lǐng)先地位�！彼�說,Eclipse II 產(chǎn)品系列為設(shè)計FPGA、CPLD、DSP和ASIC的工程師們提供了多重選擇,上述應(yīng)用都要求超低功耗、小型封裝以及針對設(shè)計IP竊取和逆向工程的安全保護。運用ViaLink專利技術(shù)的QuickLogic產(chǎn)品具有所有這些優(yōu)點。此外,與其他技術(shù)相比,Eclipse II 器件系列的功耗更低,100MHz的動態(tài)功耗小于50mW。其目標應(yīng)用包括所有通過電池供電的產(chǎn)品及對發(fā)熱量敏感的產(chǎn)品,包括便攜式手持產(chǎn)品如PDA、條形碼閱讀器、手持掃描儀及游戲模塊等,也包括便攜醫(yī)療設(shè)備和外接無線產(chǎn)品等其他一些應(yīng)用。
    Faith先生說,功耗的機理包括上電電流（器件上電過程中的最大吸入電流）、靜態(tài)工作電流（當(dāng)器件處于靜態(tài)模式時的最大電流（沒有時鐘）,它與晶體管漏電流、溫度、工藝等的相關(guān)聯(lián)）,以及動態(tài)電流（正常工作過程中從電源提供的最大電流,受電路電容值的影響很大,與頻率有一定的對應(yīng)關(guān)系）。Eclipse II μWatt FPGA是完全基于功耗考慮進行的設(shè)計,在嵌入式設(shè)計中提高了電池壽命、降低了熱耗,同時將FPGA的增強性能與比CPLD還要低的μWatt級功耗特性完美地結(jié)合在一起。其上電電流只有10～20mA,在所有FPGA中是最低的功耗;其待機耗電電流為17～200μA;動態(tài)功耗也很低。集成的低功耗開發(fā)環(huán)境包括前期到后期的開發(fā)工具流程和低功耗參考設(shè)計包可做實時功率檢測。安全的單芯片解決方案采用ViaLink結(jié)構(gòu)為IP提供防止反向設(shè)計的保護。
    在軟件和IP Core支持方面,QuickWorks軟件9.6版支持Eclipse II FPGA產(chǎn)品系列,同時還提供針對Eclipse II FPGA的IP Core,例如PCI接口、Memory接口、SDRAM、DSP及其他常用的外設(shè)功能。