; ;　　面對著一系列象3G無線, 10Gb 以太, OC192, 以及類似的高性能新技術的應用, 設計工程師必須找到高速可靠和低價格的解決方案。 ; 于是人們轉向存儲領域借鑒可行的方法,它就是高速串行連接技術。 ; 串行連接用在串行背板上有很多明顯好過平行背板的地方。 ; 首先而且最重要的是可靠的高性能。 ;

 ; ; ;　　串行連接先將并行信號在 "局域" PCB板一邊收入, 然后把它們轉換成串行碼流(并變串)送上背板一邊 (圖3)。 ; 時鐘信號在發(fā)送端被調(diào)制在數(shù)據(jù)里然后在接收端被時鐘數(shù)據(jù)恢復線路(CDR)抽取出來(圖4)。 例如, 8, 10, 或者12位的平行數(shù)據(jù)可以進入 SerDes (并串/串并轉換) 器件, 這個器件然后產(chǎn)生含有時鐘調(diào)制在內(nèi)的串行數(shù)碼流。

　　縮減面積:
　　通過將"局域"平行數(shù)據(jù)轉為串行, 大量減少線條個數(shù), 從而減少背板尺寸。 ; 背板PCB是許多系統(tǒng)里面最貴和最大的, 它的實際尺寸往往是系統(tǒng)機架不能減小的原因。
　　另外, 串行背板允許在"局域"PCB和背板之間使用小的物理接口, 進一步減小系統(tǒng)尺寸及復雜性, 基本上是11:1的縮減。 ; 2個主要使用串行背板的原因: ; 1) 可靠的高數(shù)據(jù)量, 和2) 背板PCB面積減少。 其中2) ; 是靠小機架尺寸和較少的PCB層數(shù)來實現(xiàn), 以得到低成本。
　　減低噪音:
　　現(xiàn)有的串行信號利用差分接收和驅(qū)動緩沖器。 它們使用比傳統(tǒng)單端信號小得多的信號幅度。 ; 減小了的信號幅度能節(jié)省能耗, 但更重要的是能明顯地減低噪音。 ; 低噪音的好處可表現(xiàn)為降低了的RFI/EMI (無線/電磁輻射干擾), 減少了的地彈和傳輸線效應包括串擾及反射。
　　增加帶寬:
　　設計工程師從并行背板轉向串行背板設計時面臨許多選擇。 例如, 一個工程師需要把一個PCI 32b/33MHz , 或者說1.056Gbps (32b x 33MHz ), ; 的原有設計在"局域"一邊和在背板上做轉換, 他可以選擇一個SerDes 把平行PCI "局域" 數(shù)據(jù)收進, 做并/串轉換, 然后以 1Gbps一路串行輸出; 或者他可以選擇使用4路SerDes, 每路8位數(shù)據(jù)和256Mbps帶寬。 ; 第三種選則是進一步提高串行碼率。 ; 用今天的SerDes技術, 工程師可以采用慢速SerDes加多通道設計,也可以使用高速SerDes結合少通道甚至于單通道設計。 ; SerDes 器件從低端的155Mbps直到高端的10Gbps, ; 運用2種信號- 低壓差分(LVDS)和電流模式(CML)信號。

　　一般來講, LVDS工作在155Mbps和1.25Gbps之間, 而CML在600Mbps和10Gbps之間。 ; LVDS和CML信號可以互通, 但要有外接電阻做電平轉換。 由于上述原因, 設計者在開始用SerDes前先弄清楚串行背板現(xiàn)在和將來的要求是很重要的。
　　升級路徑:
　　串行背板的許多好處之一是, 隨著系統(tǒng)帶寬的增加, 串行連接的速率可隨之而增。 ; 若采用好的高速背板設計流程, 這種能力可以實現(xiàn)。
　　以萊迪思產(chǎn)品來說, 用戶可以增加串行背板的性能而不需要掉換SerDes器件。 ; 比如, 用戶可以只簡單地上調(diào)SerDes參考時鐘而把速率從155Mbps增加到850Mbps, 或, 依所用的萊迪思產(chǎn)品而定, 從600Mbps增加到3.7Gbps。