成功的基石
---自2000年第一代16位Nios處理器面市以來,已經(jīng)交付了13000多套Nios開發(fā)套件,成為FPGA軟核處理器的標準。Nios處理器被評為“2003年100個熱點產(chǎn)品”之一,入選CMP年度Embedded Market Study中設計者考慮使用的前10個16位處理器。Nios處理器已經(jīng)從探魚器發(fā)展到先進的通信子系統(tǒng)等多種應用上,多次驗證了它的能力。
---作為Nios II產(chǎn)品定義過程的一部分,Altera和全球軟件開發(fā)者、硬件工程師和系統(tǒng)結(jié)構設計師進行了數(shù)百次的會談。Altera根據(jù)會談結(jié)果,確定并細致地調(diào)整嵌入式策略,開發(fā)新的CPU架構以滿足三類客戶需求：增加處理器性能、減小邏輯使用量和增強軟件開發(fā)工具。最終的32位Nios II嵌入式處理器具有更高的性能、一流的軟件開發(fā)工具和更大的靈活性,占用更少的FPGA器件資源。Altera的下一代軟核處理器方案允許客戶使用Nios技術,并保持現(xiàn)有的C語言應用程序代碼。Nios II開發(fā)套件所具備的工具為C設計提供了從Nios至Nios II處理器的一鍵式移植方式。
---Nios II系列處理器可用在Altera的Stratix和Cyclone系列FPGA中。當用于低成本Cyclone（和后續(xù)的Cyclone II）FPGA中時,設計者將為各種大批量應用提供業(yè)界最合算的處理器之一。對于高性能應用,Nios II處理器經(jīng)優(yōu)化后能充分利用Stratix和Stratix II系列中的DSP塊、片內(nèi)存儲器和其他特性。面向Stratix和Stratix II器件系列的Nios處理器設計能夠移植到Altera的HardCopy結(jié)構化ASIC,從而降低大批量應用的成本。

降低邏輯使用量
---一些開發(fā)者能從緊湊型CPU（即500～8000個邏輯單元）中獲益,提供基本的控制和/或常用管理功能。更小的CPU更易于適配小容量/低成本的Cyclone FPGA,仍能剩余足夠的空間供其他系統(tǒng)功能使用。更小CPU核的其他優(yōu)勢包括：
---實現(xiàn)多處理器： 更小的CPU更易于在單個FPGA中實現(xiàn)多個處理器。一些客戶已經(jīng)在單個器件中實現(xiàn)了幾個處理器的Nios設計,每個處理器分配一個特定（有時不相關的）的任務。例如,Iris Technologies建立了具有多達4個Nios處理器的網(wǎng)絡處理器,用于處理轉(zhuǎn)發(fā)、包頭處理、流量管理和交換網(wǎng)管理等工作。

終極多功能
--- Altera的Nios II系列軟核處理器讓開發(fā)者從不受限的系統(tǒng)配置組合中選用最符合嵌入式需求的方案。使用Nios II處理器的開發(fā)者能夠從60多個外設中選擇合適的外設,獲得最合適的處理器、外設和接口組合,而不必支付根本不使用的硅片功能。采用Nios II軟核處理器方案,客戶能夠選擇核的大小和性能,根據(jù)成本和性能需求選擇FPGA,實現(xiàn)多個處理器核,加速硬件指令。

加速軟件算法

---為了提升系統(tǒng)性能,Nios II處理器支持256個具有固定或可變時鐘周期操作的專用指令,設計者能用這些指令來加速時間要求嚴格的代碼段。這些專用指令（見圖1）允許設計者在硬件中實現(xiàn)大計算量的算法,在軟件中象C語言子程序一樣“調(diào)用”它們。相比之下,最初的Nios處理器只支持5條專用指令,每條每次執(zhí)行必須有確定的時鐘周期數(shù)。雖然一些面向ASIC的處理器核提供了專用的指令和/或硬件加速器,但是都無法象Altera FPGA中Nios II處理器那樣快速地提供可交付使用的硅片功能。

易于實現(xiàn)的性能

---Nios II系列使用的Avalon交換結(jié)構能夠完成多個數(shù)據(jù)業(yè)務,實現(xiàn)無可匹敵的系統(tǒng)吞吐量性能。由第一代Nios處理器引入的Avalon交換結(jié)構提供了一組預定義的信號類型,用戶能夠用它們?nèi)我膺B接60多個外設。SOPC Builder系統(tǒng)開發(fā)工具自動生成Avalon交換結(jié)構邏輯,包括數(shù)據(jù)通道復用、地址譯碼、等待周期生成、動態(tài)總線大小、中斷優(yōu)先級分配和先進的交換結(jié)構傳輸?shù)裙δ�。用戶使用SOPC Builder Import向?qū)Ш苋菀讓⒆约旱腎P塊和外設同Nios II處理器系統(tǒng)的其余部分集成在一起。Avalon交換結(jié)構需要最少的FPGA資源,提供全同步操作。

硬件加速
---大塊的數(shù)據(jù)能夠通過增加專用硬件加速器和CPU操作并行處理。Avalon交換結(jié)構提供了靈活的互連路徑,允許多個核（CPU和加速器）通過專用的數(shù)據(jù)通道同時讀寫數(shù)據(jù),大大地提升系統(tǒng)吞吐量。例如,在網(wǎng)絡通信中常用的計算循環(huán)冗余碼的硬件加速器,能夠比軟件處理提高兩個數(shù)量級。處理64KB數(shù)據(jù)塊在軟件上需要幾百萬個時鐘周期,用專用指令只需幾十萬個時鐘周期,用硬件加速器只要幾萬個時鐘周期,見圖3。

-------

豐富的開發(fā)工具支持
---Nios II集成開發(fā)環(huán)境（IDE）支持Nios II處理器,它是為軟件工程師提供的一整套健全的開發(fā)工具。Nios II IDE是基于源碼公開的Eclipse Project,支持插件功能增強如OS集成、性能分析工具和一整套先進的嵌入式設計者需要的開發(fā)工具：
● 項目管理
● 編輯器
● 編譯器
● JTAG調(diào)試器
● Flash編程器
實時操作系統(tǒng)支持：Nios II開發(fā)套件包括兩個第三方實時操作系統(tǒng)（RTOS）和供網(wǎng)絡應用使用的TCP/IP協(xié)議棧II。
MicroC/OS-II (Micrium)：這是一個完整而輕巧的可固化的搶占式實時內(nèi)核,包括完整的源代碼、印制參考手冊和免費的開發(fā)者許可。MicroC/OS-II已經(jīng)FAA認證,可用于高安全性的航空設備,其功能包括：
● 許可3個開發(fā)者按需創(chuàng)建設計,使用1年MicroC/OS-II
● 永久許可支持在訂購期間創(chuàng)建的設計（即固定差錯,最小修改）
● 另加許可席位
Nucleus Plus (ATI / Mentor)：Nios II處理器發(fā)售附帶評估版的Accelerated Technology的源碼和無專利費的Nucleus Plus RTOS核。這個評估軟件讓Nios II用戶建立基于Nucleus的應用,并在開發(fā)板上運行之（有限時間）。全版的開發(fā)者許可從ATI/Mentor Graphics授權。
Lightweight IP TCP/IP Stack：Nios II開發(fā)套件附代一個源碼開放的TCP/IP協(xié)議棧,它隨MicroC/OS-II應用使用。該軟件提供了帶文檔、參考設計和Altera支持的源代碼。開發(fā)者能夠在Nios II IDE中使用以上兩個RTOS產(chǎn)品建立基于RTOS的應用。源碼開放的軟件包括uCLinux操作系統(tǒng)也能夠從網(wǎng)絡上下載。