| ---我們知道,0和1是數(shù)字世界的兩個(gè)基本元素,在數(shù)字電路中它們由特定范圍的高低電平來表示。數(shù)字電路發(fā)展的早期,絕大多數(shù)數(shù)字器件都采用TTL和CMOS數(shù)字邏輯標(biāo)準(zhǔn)。近幾年,在功耗低、體積小的便攜式設(shè)備（蜂窩電話、ＰＤＡ、筆記本電腦、數(shù)碼相機(jī)等）和高速通信設(shè)備應(yīng)用需求驅(qū)動(dòng)下,產(chǎn)生了許多針對(duì)不同應(yīng)用的低壓、高速的數(shù)字邏輯標(biāo)準(zhǔn),例如LVTTL、LVCMOS、HSTL、SSTL、LVPECL等。 在現(xiàn)代數(shù)字電路設(shè)計(jì)中,往往需要在同一系統(tǒng)中采用許多不同邏輯標(biāo)準(zhǔn)的器件,許多優(yōu)秀的硬件工程師可以設(shè)計(jì)出非常復(fù)雜的數(shù)字電路,卻經(jīng)常在不同邏輯標(biāo)準(zhǔn)信號(hào)的互連上被搞得焦頭爛額。然而,業(yè)界相關(guān)的介紹相對(duì)較少,本文借此加以歸納,以便廣大硬件工程師對(duì)復(fù)雜繁多的邏輯信號(hào)標(biāo)準(zhǔn)有一個(gè)整體的認(rèn)識(shí)。
---實(shí)際應(yīng)用中共有二三十種數(shù)字邏輯信號(hào)標(biāo)準(zhǔn),根據(jù)其物理連接特性不同,可以劃分為單端邏輯信號(hào)、單端差分邏輯信號(hào)和差分邏輯信號(hào)三大類。在對(duì)它們?cè)敿?xì)介紹之前,我們首先了解一下數(shù)字邏輯信號(hào)的幾個(gè)重要專業(yè)術(shù)語。
---a. 門限電壓（VTH ）
---顧名思義,VTH為邏輯狀態(tài)高或低轉(zhuǎn)換的門限電壓,在邏輯器件中,當(dāng)信號(hào)電壓高于VTH 為邏輯高,反之則為邏輯低,通常VTH為電源電壓的1/2。
---b. 輸出高電平（VOH）和輸出低電平（VOL）
---確切地說VOH應(yīng)該為邏輯器件輸出高電平的下限,VOL為輸出低電平的上限。通常在VOH和VOL之間有一個(gè)電壓緩沖區(qū),這樣在實(shí)際電路中輸出邏輯信號(hào)迭加噪聲后,就不會(huì)導(dǎo)致對(duì)邏輯狀態(tài)的錯(cuò)誤判斷。
---c. 輸入高電平（VIH）和輸入低電平（VIL）
---VIH為輸入高電平的下限,VIL為輸入低電平的上限。在許多數(shù)字系統(tǒng)中,前一個(gè)邏輯器件的輸出就是后一個(gè)邏輯器件的輸入,所以必須滿足VOH>VIH、VOL< VIL,否則就會(huì)出現(xiàn)邏輯狀態(tài)判斷錯(cuò)誤。另外,它們之間的差值稱為噪聲容限,外部疊加的噪聲應(yīng)小于噪聲容限,否則也會(huì)出現(xiàn)邏輯狀態(tài)判斷錯(cuò)誤。 單端數(shù)字邏輯信號(hào)
---單端信號(hào)是兩個(gè)邏輯器件互連最基本的方法,它只需要一條連線來實(shí)現(xiàn)邏輯信號(hào)傳輸。另外,它也可以實(shí)現(xiàn)單端發(fā)送、差分接收的連接方式,這時(shí)差分接收器的另外一個(gè)輸入端提供參考接地電平,即圖4中的VREF接地。
---單端信號(hào)連接的數(shù)字邏輯標(biāo)準(zhǔn)主要有TTL、CMOS、LVTTL、LVCMOS、PCI等,它們的主要性能參數(shù)如表1所示。
---(1) 注意：信號(hào)的傳輸帶寬是一個(gè)粗略的估算值,因?yàn)槠骷に嚒⑦B線長度、PCB走線方式和應(yīng)用環(huán)境都會(huì)對(duì)實(shí)際傳輸帶寬造成影響。 單端差分邏輯信號(hào)
---單端差分信號(hào)指的是信號(hào)單端發(fā)送、差分接收的一種信號(hào)傳輸方式。差分接收器的兩個(gè)輸入端,一個(gè)接收信號(hào),另一個(gè)提供參考電平VREF。VREF是用來設(shè)置接收器的門限電壓,其大小通常為單端驅(qū)動(dòng)器輸出電壓VDDO的1/2。相對(duì)單端信號(hào),單端差分信號(hào)是通過降低傳輸信號(hào)的電平幅度,來加快晶體管的轉(zhuǎn)換速度,從而提高傳輸帶寬。
---圖6為HSTL-I單端差分信號(hào)的實(shí)際參數(shù)和信號(hào)波形圖,其中單端驅(qū)動(dòng)器輸出電壓VDDO=1.5V;門限電壓VTH = VREF=1/2 VDDO=0.75V;VIL= VREF - 0.1V 、VIH= VREF + 0.1V。
---除了HSTL-I單端差分邏輯標(biāo)準(zhǔn)外,另外一個(gè)常見的標(biāo)準(zhǔn)是美國Cypress的1.8V HSTL,也稱eHSTL,其性能參數(shù)如表2所示。 差分邏輯信號(hào)
---如圖7所示,差分信號(hào)是通過一對(duì)單端信號(hào)線進(jìn)行傳輸,兩條線上的信號(hào)相同,但相位相差為180°。
---從信號(hào)傳輸原理看,差分信號(hào)的電平幅度比單端差分信號(hào)更低;此外,如圖8,差分信號(hào)接收端VDIFF=VOH-VOL,這樣可以抵消實(shí)際傳輸過程中迭加在兩個(gè)單端信號(hào)上的共模噪聲,更好地保持了信號(hào)的完整性,降低了信號(hào)整體噪聲, 從而實(shí)現(xiàn)更高的帶寬。
---常見的差分邏輯信號(hào)標(biāo)準(zhǔn)有LVDS、SSTL、ECL、PECL等,它們的具體性能參數(shù)如表3所示。 應(yīng)用
---可以說,任何一種新的數(shù)字邏輯信號(hào)標(biāo)準(zhǔn)的產(chǎn)生,都是實(shí)際應(yīng)用需要驅(qū)動(dòng)的結(jié)果,每一種標(biāo)準(zhǔn)都有各自的特點(diǎn)及應(yīng)用環(huán)境。
---a. TTL、CMOS系列是應(yīng)用最廣泛的數(shù)字邏輯標(biāo)準(zhǔn),被數(shù)字邏輯器件廠商普遍采用;
---b. 時(shí)鐘驅(qū)動(dòng)器件、SRAM、DDR SRAM 等存儲(chǔ)器件基本都采用HSTL標(biāo)準(zhǔn);
---d. SSTL系列是由IBM、Hitachi等公司發(fā)起的,主要用于PC內(nèi)存�？焐�;
---e. PECL系列是Motorola 公司發(fā)明的,廣泛應(yīng)用于精度較高的時(shí)鐘器件;
---f. LVDS廣泛應(yīng)用于中距離傳輸?shù)囊恍└咚俅谢蚱叫薪涌谄骷?/P> 接口技術(shù)
---在數(shù)字系統(tǒng)的設(shè)計(jì)和調(diào)試中,會(huì)經(jīng)常遇到不同數(shù)字邏輯標(biāo)準(zhǔn)的接口問題。只要深入理解各種邏輯標(biāo)準(zhǔn)的接口電平特性;遵循VOH>VIH 、VOL< VIL,實(shí)際噪聲小于容限噪聲等原則;同時(shí)注意一些影響信號(hào)完整性的參數(shù),例如驅(qū)動(dòng)電流、匹配阻抗、轉(zhuǎn)換速率等,許多問題都能迎刃而解。
---另外,也可以選用專用邏輯電平轉(zhuǎn)換器件、接口轉(zhuǎn)換器件、可編程邏輯器件來解決數(shù)字邏輯標(biāo)準(zhǔn)的接口問題,提高傳輸?shù)姆�(wěn)定性。例如,IDT、TI公司都推出了多款邏輯電平轉(zhuǎn)換和接口轉(zhuǎn)換器件;Xilinx公司的CoolRunnerII系列CPLD可以支持LVTTL、LVCOMS、SSTL2-I、HSTL-I等多種接口標(biāo)準(zhǔn),Spartan-3系列FPGA支持的標(biāo)準(zhǔn)多達(dá)23種。 參考文獻(xiàn)
1 [美] Bernard Sklar. 數(shù)據(jù)通信. 電子工業(yè)出版社
2 李廣軍、孟憲元. 可編程ASIC設(shè)計(jì)及應(yīng)用,2000,電子科技大學(xué)出版社
3 XILINX. The Programmable Logic Data Book.2003
4 IDT,Digital Logic Data Book,2003
5 EIA/JEDEC,EIA/JESDSA、JESD8,2002 |
