隨著器件工作頻率越來越高，高速PCB設計所面臨的信號完整性等問題成爲傳統(tǒng)設計的一個瓶頸，工程師在設計出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關的高速仿真工具和互連工具可以幫助設計師解決部分難題，但高速PCB設計也更需要經(jīng)驗的不斷積累及業(yè)界間的深入交流。
　　>>  焊盤對高速信號的影響
　　在PCB中，從設計的角度來看，一個過孔主要由兩部分組成：中間的鉆孔和鉆孔周圍的焊盤。焊盤對高速信號有影響，其影響類似器件的封裝對器件的影響。詳細的分析是，信號從IC內出來以後，經(jīng)過邦定線、管腳、封裝外殼、焊盤、焊錫到達傳輸線，這個過程中的所有關節(jié)都會影響信號的質量。但實際分析時，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將它們都概括了，當然這樣的分析在較低的頻率上可以接收，但對於更高頻率信號更高精度仿真就不夠精確。現(xiàn)在的一個趨勢是用IBIS的V－I、V－T曲線描述Buffer特性，用SPICE模型描述封裝參數(shù)。
　　>>  布線拓樸對信號完整性的影響
　　當信號在高速PCB板上沿傳輸線傳輸時可能會産生信號完整性問題。布線拓撲對信號完整性的影響，主要反映在各個節(jié)點上信號到達時刻不一致，反射信號同樣到達某節(jié)點的時刻不一致，所以造成信號質量惡化。一般來講，星型拓撲結構，可以通過控制同樣長的幾個分支，使信號傳輸和反射時延一致，達到比較好的信號質量。
　　在使用拓撲之前，要考慮到信號拓撲節(jié)點情況、實際工作原理和布線難度。不同的Buffer，對於信號的反射影響也不一致，所以星型拓撲并不能很好解決上述數(shù)琣a址總線連接到FLASH和SDRAM的時延，進而無法確保信號的質量；另一方面，高速的信號一般在DSP和SDRAM之間通信，F(xiàn)LASH加載時的速率并不高，所以在高速仿真時只要確保實際高速信號有效工作的節(jié)點處的波形，而無需關注FLASH處波形；星型拓撲比較菊花鏈等拓撲來講，布線難度較大，尤其大量數(shù)據(jù)地址信號都采用星型拓撲時。
　　>>  RF布線是選擇過孔還是打彎布線
　　分析RF電路的回流路徑，與高速數(shù)字電路中信號回流不太一樣。二者有共同點，都是分布參數(shù)電路，都是應用Maxwell方程計算電路的特性。但射頻電路是模擬電路，有的電路中電壓V＝V(t)、電流I=I(t)兩個變量都需要進行控制，而數(shù)字電路只關注信號電壓的變化V＝V(t)。因此，在RF布線中，除了考慮信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒有影響。
　　此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號周圍各個地和電源上，仿真時需要使用3D場提取工具分析，這時候打彎布線和過孔的回流需要具體分析；高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作爲一個集總參數(shù)的R－L－C處理。
　　>>  如何抑制電磁干擾
　　PCB是産生電磁干擾 (EMI) 的源頭，所以PCB設計直接關系到電子産品的電磁兼容性(EMC)。如果在高速PCB設計中對EMC/EMI予以重視，將有助縮短産品研發(fā)周期加快産品上市時間。
　　EMC的三要素爲輻射源，傳播途徑和受害體。傳播途徑分爲空間輻射傳播和電纜傳導。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導方式傳播，此外必要的匹配和屏蔽也是需要的。
　　濾波是解決EMC通過傳導途徑輻射的一個好辦法，除此之外，還可以從干擾源和受害體方面入手考慮。干擾源方面，試著用示波器檢查一下信號上升沿是否太快，存在反射或Overshoot、Undershoot或Ringing，如果有，可以考慮匹配；另外盡量避免做50%占空比的信號，因爲這種信號沒有偶次諧波，高頻分量更多。受害體方面，可以考慮包地等措施。