<!-- 摘 要：將鐵電薄膜與CMOS工藝相集成是實現(xiàn)鐵電存儲器制備的關(guān)鍵所在,采用PZT材料的鐵電隨機存儲器的工作原理、工藝流程,以及鋁連線在還原性氫氣氛中退火對于鐵電電容特性的影響在本文中被探討,還原性氣體隔離層的幾種適用材料的特性,以及隔離層制備的工藝集成這一關(guān)鍵問題被著重研究。
關(guān)鍵詞：鐵電存儲器;氫隔離層;不揮發(fā)存儲器;氮氧化硅 | -->  ---飛兆半導(dǎo)體公司推出名為μSerDes(micro-SerDes)的超緊湊型串化器/解串器系列器件FIN12和FIN24,能將傳統(tǒng)的多數(shù)據(jù)并行傳輸縮減為2線高速串行傳輸,從而將互連導(dǎo)線數(shù)減少6～7倍。該串行鏈路使用創(chuàng)新的EMI抑制技術(shù)來實現(xiàn),有助于用戶產(chǎn)品更快獲得電磁兼容(EMC)管理系統(tǒng)認可。
---使用μSerDes的待機功耗較其他解決方案低10倍,可在基頻下將電磁干擾降低30～40dB,并將棘手的諧波干擾減小到100dBm以下,以獲得更好的EMC性能。這些創(chuàng)新的改進是通過串化結(jié)構(gòu)的革新以及低功耗LVDS(LpLVDS)和電流轉(zhuǎn)換邏輯(CTL)來實現(xiàn),與傳統(tǒng)的I/O技術(shù)相比可實現(xiàn)更低的功耗和電磁干擾。LpLVDS技術(shù)與傳統(tǒng)的LVDS(擺幅350mV)相比具有低擺幅(250mV)和更低的邊緣速率,使電磁干擾降低了2倍。電流轉(zhuǎn)換邏輯(CTL)適用于超便攜式設(shè)計,其典型擺幅為50mV,比傳統(tǒng)LVDS節(jié)省70%以上的功率,每個通道的傳輸速率大于1Gbps,電磁干擾輻射比傳統(tǒng)LVDS相比降低約30dB。由于省去了電磁干擾濾波器、電平轉(zhuǎn)換器和屏蔽裝置,降低柔性電纜數(shù)目至10：1,從而降低材料成本和占板面積。
---FIN12和FIN24可實現(xiàn)780MB/s的串化數(shù)據(jù)速率,顯著降低電纜信號衰減,可處理用于LCD或相機的像素或微控制器接口,使用power up/down信號配制成串化或解串器,用普通的柔性電路、PC板、電纜做為傳輸媒介,再加上無需更改軟件,縮短了獲得更好信號完整性的調(diào)試時間,使得產(chǎn)品能夠快速上市。 μSerDes還可減少元件總數(shù)和所需的電路板面積,協(xié)助優(yōu)化手機、數(shù)碼相機、打印機及其他對空間敏感應(yīng)用的尺寸和成本。
| |
66821730(技術(shù)支持)
