| 引言
---中國(guó)建設(shè)中的高性能寬帶信息示范網(wǎng)（3TNet）集成了T比特級(jí)高速光傳輸、T比特級(jí)自動(dòng)交換傳送網(wǎng)絡(luò)、T比特級(jí)雙棧路由器和寬帶流媒體、多媒體應(yīng)用支撐環(huán)境�；诓ǚ謴�(fù)用技術(shù)（WDM）,傳輸容量可擴(kuò)展到160×10Gb/s或80x40Gb/s,敷設(shè)于省際和省內(nèi)干線。面對(duì)如此高的帶寬和復(fù)雜的業(yè)務(wù)要求,寬帶電路交換就成為其必然要求。開(kāi)發(fā)具有中國(guó)自主知識(shí)產(chǎn)權(quán)的寬帶電路交換核心芯片是開(kāi)發(fā)具有自主知識(shí)產(chǎn)權(quán)高性能寬帶信息示范網(wǎng)絡(luò)設(shè)備的物質(zhì)基礎(chǔ)。 數(shù)字交叉連接芯片的功能定義
---數(shù)字交叉連接芯片設(shè)計(jì)的首要任務(wù)就是根據(jù)系統(tǒng)方案確定芯片與外圍電路的功能、時(shí)序和物理接口,即進(jìn)行芯片的功能定義。通過(guò)典型設(shè)備的分析,確定芯片的功能要求為：可實(shí)現(xiàn)64路2.5Gb/s入、64路2.5Gb/s出無(wú)阻塞寬帶電路交換;采用單級(jí)多片結(jié)構(gòu)支持容量從160Gb/s（1個(gè)芯片）到1.28Tb/s（8個(gè)芯片）的交換,采用多級(jí)結(jié)構(gòu)可以支持超過(guò)10Tb/s容量的交換;芯片采用時(shí)間-空間-時(shí)間（Time-Space-Time,TST）結(jié)構(gòu)實(shí)現(xiàn)3072/1024路VC3/VC4之間的無(wú)阻塞交換（含SOH生成）;芯片需要實(shí)現(xiàn)2.5G SDH信號(hào)到VC3/VC4的解復(fù)用和64路2.5G SDH信號(hào)的復(fù)用[3]。具體功能包括：
---（1) 采用單級(jí)多片結(jié)構(gòu)支持容量從160Gb/s（1個(gè)芯片）到1.28Tb/s（8個(gè)芯片）的交換,采用多級(jí)結(jié)構(gòu)可以支持超過(guò)10Tb/s容量的交換;
---（2) 能夠?qū)崿F(xiàn)以VC4為粒度的TST交換;
---（3) 提供兩個(gè)獨(dú)立的幀對(duì)齊定時(shí)平面（A和B定時(shí)平面）。通過(guò)軟件配置可以將接收鏈路和發(fā)送鏈路中4條鏈路組成的組獨(dú)立地分配到任意一個(gè)定時(shí)平面;
---（4) 支持以PCML標(biāo)準(zhǔn)、工作于2.488Gb/s、采用SONET/SDH擾碼方式、等效于STM-16鏈路的數(shù)據(jù)流;
---（5) 2.488Gb/s的PCML I/O接口在使用兩個(gè)連接器的FR4背板應(yīng)用中能夠提供40英寸的連接能力;
---（6) 提供離線鏈路連接驗(yàn)證所需的SONET PRBS數(shù)據(jù)流,從而生成和監(jiān)視PCML數(shù)據(jù)輸出/輸入鏈路。2.488Gbit/s鏈路可以有選擇地承載一個(gè)STM-16c PRBS數(shù)據(jù)流;
---（7) 使用軟件可編程的連接識(shí)別器可以通過(guò)有選擇的檢查和/或覆蓋每個(gè)連續(xù)STS-1（STM-0）中的Z2字節(jié)來(lái)實(shí)現(xiàn)在線連接驗(yàn)證功能;
---（8) 提供在線鏈路驗(yàn)證：在擴(kuò)展的8B/10B數(shù)據(jù)流中監(jiān)測(cè)線路編碼違規(guī);在擾碼數(shù)據(jù)流中監(jiān)測(cè)BIP8（比特間插奇偶校驗(yàn)）錯(cuò)誤,并有選擇地生成B1字節(jié);
---（9) 提供65路STM-16等效輸入輸出接口,總共64×16＝1014個(gè)STS-3（VC4）流;
---（10) 每16個(gè)鏈路組成一個(gè)面,每個(gè)面可以配置成STM-16或STM-4速率鏈路;
---（11) 使用16個(gè)STM-4或4個(gè)STM-16鏈路可以和STM-64器件連接;
---（12) 使用4個(gè)STM-4或1個(gè)STM-16鏈路可以和STM-16器件連接;
---（13) 支持以VC4為粒度、1014個(gè)VC4之間的無(wú)阻塞交換;
---（14) 支持VC4碼流的多播和廣播;
---（15) 支持兩個(gè)連接設(shè)置（激活或備用）,這兩個(gè)設(shè)置在VC4的幀邊界切換;
---（16) 提供有效的算法可以計(jì)算各種負(fù)載粒度和各種交換結(jié)構(gòu)下的連接設(shè)置,這種算法同樣支持多播和廣播配置;
---（17) 芯片使用155.52Mhz參考時(shí)鐘驅(qū)動(dòng);
---（18) 提供1.8V CMOS內(nèi)核電壓和3.3V CMOS I/O電壓以及1.8V的PCML I/O;
---（19) 芯片采用0.18um CMOS工藝流片;
---（20) 采用1152引腳FCBGA封裝;
---（21) 不需要外部RAM或邏輯器件;
---（22) 支持標(biāo)準(zhǔn)的IEEE 1149.1 JTAG接口;
---（23) 支持16位微處理器接口以初始化器件、將交換設(shè)置寫(xiě)入片上連接控制寄存器并監(jiān)視芯片性能。
---確定了芯片和外圍電路的功能分界之后,還需要確定芯片和外圍電路的物理接口,根據(jù)芯片的功能需要,設(shè)計(jì)芯片引腳共308個(gè),如表1所示。 數(shù)字交叉連接芯片性能指標(biāo)確定
---在討論芯片的功能定義之后,我們對(duì)數(shù)字交叉連接芯片的性能指標(biāo)討論如下。
---1）芯片交叉容量的確定
---根據(jù)目前的應(yīng)用情況,并為今后的發(fā)展留有余地,確定芯片單片的交叉容量為160Gb/s（1個(gè)芯片）。芯片還應(yīng)該支持單級(jí)多片結(jié)構(gòu),容量可從160Gb/s（1個(gè)芯片）到1.28Tb/s（8個(gè)芯片）。芯片還應(yīng)該支持多級(jí)結(jié)構(gòu),能夠支持超過(guò)10Tb/s容量的交換;
---2）芯片交換粒度的確定
---典型ADM設(shè)備支路信號(hào)為STM-1、4、16、64和以太網(wǎng)接口,且交叉信號(hào)粒度為VC-4、VC4-4c、VC4-16c、VC4-64c。同時(shí),考慮到我國(guó)SDH設(shè)備不使用VC-3（51Mb/s）速率的實(shí)際情況,確定數(shù)字交叉連接芯片交換粒度為VC4。這與國(guó)外相關(guān)芯片VC3的交換粒度不同。
---3）背板接口速率的確定
---由于SDH ADM設(shè)備支路信號(hào)為STM-1、4、16、64和以太網(wǎng)接口,且支路接口數(shù)量為16×16,并考慮到160Gb/s的單片交換容量和VC4的交換粒度,綜合可實(shí)現(xiàn)性因素,確定背板接口速率為2.488Gb/s。
---4）鏈路接口規(guī)模的確定
---考慮到160Gb/s的單片交換容量和2.488Gb/s的背板接口速率,芯片需要提供64路2.488Gb/s入和64路2.488Gb/s出鏈路接口。芯片設(shè)置第65條鏈路專門(mén)用于測(cè)試。確定數(shù)字交叉連接芯片能夠提供65條2.488Gb/s鏈路接口,支持以PCML標(biāo)準(zhǔn)、工作于2.488Gb/s、采用SONET/SDH擾碼方式、等效于STM-16鏈路的數(shù)據(jù)流。
---5）背板接口能力的確定
---綜合考慮系統(tǒng)設(shè)計(jì)需要和實(shí)現(xiàn)的可行性,確定2.488Gb/s的鏈路接口采用PCML標(biāo)準(zhǔn),且在使用兩個(gè)連接器的FR4背板應(yīng)用中應(yīng)能夠提供40英寸的連接能力。
---6）芯片交換容量和交換實(shí)現(xiàn)方式的確定
---如前所述,芯片應(yīng)該能夠提供65路STM-16等效輸入輸出接口,總共65×16＝1040個(gè)VC4（STS-3）流,支持1040個(gè)VC4之間的無(wú)阻塞交換;如此大規(guī)模的交換,采用單級(jí)結(jié)構(gòu)實(shí)現(xiàn)是無(wú)法想象的,確定芯片的交換方式為時(shí)間-空間-時(shí)間（T-S-T）三級(jí)交換。
---7）芯片控制方式的選擇
---為了方便網(wǎng)絡(luò)管理,并提供靈活的配置方式,芯片支持16位微處理器接口以初始化器件、將交換設(shè)置寫(xiě)入片上連接控制寄存器并監(jiān)視芯片性能。
---8）芯片參考時(shí)鐘頻率選擇
---芯片需要提供2.488Gb/s的ELVDS標(biāo)準(zhǔn)接口,又考慮到當(dāng)前COMS工藝可以穩(wěn)定工作的速率,確定芯片的參考時(shí)鐘和內(nèi)部主時(shí)鐘分別為155.52MHz和311.04MHz。 芯片的總體方案設(shè)計(jì)
---芯片屬于數(shù)�；旌显O(shè)計(jì),模擬部分提供64路支持PCML電平接口標(biāo)準(zhǔn)、工作于2.488Gb/s的輸入輸出接口;數(shù)字部分完成／解幀及交換功能。
---在頂層邏輯結(jié)構(gòu)設(shè)計(jì)中,考慮到高速I(mǎi)/O接口為數(shù)�；旌想娐�,且在邏輯功能上與成幀和交換電路較為獨(dú)立,為此劃分為獨(dú)立的高速I(mǎi)/O接口模塊（TRANSCEIVER）;芯片通過(guò)一個(gè)16位的微處理器接口來(lái)接受控制并反饋工作狀態(tài),在頂層安排一個(gè)微處理器接口模塊（MPI）提供外界訪問(wèn)內(nèi)部寄存器的接口;芯片采用T-S-T三級(jí)結(jié)構(gòu)完成交換功能,其中空分交換是各鏈路通道之間的交換,與各鏈路通道獨(dú)立,64個(gè)鏈路通道共享一個(gè)空間交換矩陣,為此頂層安排了空間交換矩陣模塊（SSWE）;根據(jù)功能性能指標(biāo)要求,芯片內(nèi)部設(shè)計(jì)了64個(gè)獨(dú)立的鏈路通道（CH1—CH64）模塊,分別完成各個(gè)鏈路的解/成幀、發(fā)送/接收時(shí)隙交換、指針解釋和偽隨機(jī)序列監(jiān)測(cè)等功能,這64個(gè)模塊功能是完全相同的,設(shè)計(jì)中也努力保持其同一性;芯片電路規(guī)模很大、邏輯功能復(fù)雜,故安排了一個(gè)JATG模塊用于測(cè)試。綜上,芯片頂層設(shè)計(jì)了微處理器接口模塊（MPI）、高速I(mǎi)/O接口模塊（TRANSCEIVER）、空間交換矩陣（SSWE）、64個(gè)獨(dú)立的鏈路通道（CH1—CH64）和邊界掃描模塊（JATG）共計(jì)68個(gè)模塊,見(jiàn)芯片總體設(shè)計(jì)框圖（見(jiàn)圖1）。各模塊的功能劃分如下。 |
