測(cè)量并抑制同步降壓型轉(zhuǎn)換器中的Cdv/dt 感應(yīng)導(dǎo)通

Cdv/dt感應(yīng)導(dǎo)通機(jī)理的分析
---圖1給出了同步降壓型轉(zhuǎn)換器的基本原理圖,包括由同步FET（Q2）產(chǎn)生的寄生效應(yīng)。在控制MOSFET Q1的導(dǎo)通開關(guān)期間,因?yàn)镼1的密勒效應(yīng)和導(dǎo)通延遲的緣故,滿輸入電壓并不會(huì)立刻出現(xiàn)在Q2的漏極上。施加在Q2上的漏極電壓會(huì)感應(yīng)出一個(gè)通過其柵-漏極間密勒電容Cgd進(jìn)行耦合的電流。該感應(yīng)電流在Q2的內(nèi)部柵極電阻Rg和外部柵極電阻Rext的兩端產(chǎn)生一個(gè)壓降。該電壓將對(duì)Q2柵極上的柵-源極間電容Cgs進(jìn)行充電。Q2上的感應(yīng)柵極電壓的幅度是dv/dt、Cgd、Cgs和總柵極電阻的一個(gè)函數(shù)。柵極驅(qū)動(dòng)電路還對(duì)Cdv/dt感應(yīng)電壓的確定起著重要的作用;這一事實(shí)被用來進(jìn)行導(dǎo)通損耗量化方法的創(chuàng)立,下一部分將對(duì)此做介紹。
---如果感應(yīng)柵極電壓超過了MOSFET Q2的門限電壓,則不管柵極驅(qū)動(dòng)電路如何,Q2都將在Q1處于導(dǎo)通狀態(tài)的情況下被誤接通。因此,貫通電流將通過Q1和Q2從輸入電壓總線流至共用電路。這樣,MOSFET Q1就將不得不傳輸負(fù)載和貫通電流,而Q2負(fù)責(zé)傳導(dǎo)額外的貫通電流。這些電流會(huì)在Q1和Q2當(dāng)中產(chǎn)生功耗,因而導(dǎo)致其結(jié)溫的上升和電源效率的下降。圖2示出了對(duì)于諸如圖1所示的同步降壓型轉(zhuǎn)換器,Q2的波形與Q1的導(dǎo)通波形之間的關(guān)系。
---對(duì)于某些特定的開關(guān)頻率、輸入電壓和負(fù)載條件的組合,Cdv/dt損耗有可能變得很大。

Cdv/dt損耗的實(shí)際評(píng)估方法
---由于許多相關(guān)參數(shù)的抽取或精確模擬并不容易,因此對(duì)Cdv/dt感應(yīng)功耗進(jìn)行分析計(jì)算是不切實(shí)際的。另一種方法是比較參數(shù)在所有場(chǎng)合都很相似（那些對(duì)Cdv/dt感應(yīng)導(dǎo)通起著支配作用的參數(shù)除外）的兩個(gè)同步FET。第一個(gè)同步FET在沒有Cdv/dt感應(yīng)導(dǎo)通的情況下關(guān)斷。但所選擇的第二個(gè)同步FET則使Cdv/dt感應(yīng)柵-源極電壓足夠高（以使通道接通）,并產(chǎn)生了額外的開關(guān)損耗。這樣就能夠通過比較每次實(shí)驗(yàn)所獲得的損耗數(shù)據(jù)來對(duì)Cdv/dt感應(yīng)導(dǎo)通損耗進(jìn)行量化。
---這種方法雖然可以做到相當(dāng)準(zhǔn)確,但需要進(jìn)行全面的同步FET器件特性分析,而這只能采用大多數(shù)工程師都沒有接觸過的專用測(cè)試設(shè)備才能完成。另外,它還需要詳細(xì)的電路內(nèi)波形以及電路內(nèi)效率和器件工作溫度的測(cè)量結(jié)果。因此,對(duì)于大多數(shù)設(shè)計(jì)工程師而言,這種非常耗時(shí)的方法往往并不實(shí)用。
---圖3所示的電路為向設(shè)計(jì)師提供一種進(jìn)行Cdv/dt感應(yīng)功耗量化的更快、更實(shí)用的方法奠定了基礎(chǔ)。柵極驅(qū)動(dòng)電路的設(shè)計(jì)使得能夠生成一個(gè)可調(diào)的負(fù)柵-源極偏移電壓。生成該負(fù)偏移電壓的目的在于把感應(yīng)柵極電壓移至柵極門限電壓以下。通過施加一個(gè)足夠的負(fù)偏移電壓,即可完全消除Cdv/dt感應(yīng)導(dǎo)通損耗。這樣就能夠通過對(duì)具有Cdv/dt感應(yīng)導(dǎo)通和不具有Cdv/dt感應(yīng)導(dǎo)通時(shí)的總電路損耗的比較來進(jìn)行Cdv/dt損耗的量化。
---圖3所示的電路可在同步FET的關(guān)斷期間生成一個(gè)負(fù)柵極驅(qū)動(dòng)電壓（而不是零電壓）。該負(fù)電壓將防止同步FET因Cdv/dt效應(yīng)而導(dǎo)通。該電路中布設(shè)CS的目的是為了把來自驅(qū)動(dòng)器IC的標(biāo)準(zhǔn)柵極驅(qū)動(dòng)信號(hào)變?yōu)橐粋�(gè)其正負(fù)值與占空比成正比的AC信號(hào)。設(shè)置V+的目的在于使新的柵極驅(qū)動(dòng)信號(hào)電壓產(chǎn)生移位,并允許改變負(fù)柵極偏壓,以確定Cdv/dt感應(yīng)功耗和/或獲得最佳的負(fù)柵極驅(qū)動(dòng)電壓。
---圖4示出了由一個(gè)采用單個(gè)控制FET和單個(gè)同步FET的12Vin、1.7Vout、1MHz、20A穩(wěn)壓器模塊所獲得的損耗測(cè)量結(jié)果（不包括控制功率、PCB和電感器損耗）。通態(tài)Vgs被維持在5V恒定值,旨在保持導(dǎo)通電阻Rds-on（以及傳導(dǎo)損耗）的恒定。斷態(tài)柵極驅(qū)動(dòng)電壓在0～-2V以下的范圍內(nèi)改變。這樣,所有測(cè)得的功耗差異都能夠與Cdv/dt損耗建立起某種聯(lián)系。
---圖4中的曲線顯示：當(dāng)負(fù)柵極偏壓增加至-2V以上時(shí),損耗將保持恒定,這就表明所有的Cdv/dt感應(yīng)功耗均已被消除。該圖還說明了這樣一點(diǎn),即這些損耗在同步降壓型轉(zhuǎn)換器的總損耗中占了很大的比重;Cdv/dt損耗分量在總損耗中所占的比例達(dá)到了18%以上。

Cdv/dt感應(yīng)損耗對(duì)器件和電路設(shè)計(jì)的影響
---Cdv/dt感應(yīng)損耗對(duì)器件和電路設(shè)計(jì)都提出了挑戰(zhàn),對(duì)高頻穩(wěn)壓器以及具有較高輸入電壓的穩(wěn)壓器而言尤其如此。這當(dāng)中就包括用于筆記本電腦的開關(guān)穩(wěn)壓器,其標(biāo)稱輸入電壓通常為19V。
1. 防止產(chǎn)生Cdv/dt感應(yīng)導(dǎo)通
---為了防止發(fā)生Cdv/dt感應(yīng)導(dǎo)通,Q2的柵極電壓不能在Q2的漏極電壓達(dá)到其最大值（它取決于穩(wěn)壓器的輸出電壓）之前升至器件的門限電壓之上。解決方案之一便是采用一個(gè)具有較高門限電壓的MOSFET。另一種解決方案則是減小密勒電容Cgd或增加?xùn)?源極間電容Cgs,以便延長(zhǎng)充電時(shí)間并降低Q2柵極上的峰值感應(yīng)電壓。
---然而,需要注意的是：較高的輸入電壓意味著較高的Qgd電荷量,以及由此而導(dǎo)致的較高的Q2充電比。這就是為什么說具有較高輸入電壓的穩(wěn)壓器（比如筆記本電腦用穩(wěn)壓器）在Cdv/dt感應(yīng)導(dǎo)通方面提出了更加棘手的設(shè)計(jì)難題的原因所在。
2. 保留Cdv/dt感應(yīng)導(dǎo)通的好處
---Cdv/dt感應(yīng)導(dǎo)通有一個(gè)好處：它能夠減小同步FET上的電壓尖峰和Vds振鈴（它們有可能源自體二極管反向恢復(fù)和環(huán)路寄生電感）。除了可抑制EMI之外,尖峰的減小還使得能夠比較容易地將面向12Vin處理器電源應(yīng)用的、效率更高的20VN器件用于開關(guān)頻率通常在300kHz左右的臺(tái)式和低端服務(wù)器。于是,在某些應(yīng)用中,充電比不僅能夠改善EMI,而且還能夠提高滿載效率或?qū)�降低成本有所幫助。因�?設(shè)計(jì)師有時(shí)就會(huì)面臨一項(xiàng)權(quán)衡：即究竟是阻止Cdv/dt感應(yīng)導(dǎo)通以求最大限度地提升電路效率還是采用Cdv/dt感應(yīng)導(dǎo)通來抑制過多的寄生振鈴。MOSFET設(shè)計(jì)人員通過最大限度地減小封裝電感和體二極管反向恢復(fù)時(shí)間、并借助最佳硅片設(shè)計(jì)來控制Cdv/dt耐受性的方法實(shí)現(xiàn)了該折中方案的優(yōu)化。
---對(duì)于像SO8和D-Pak這樣的標(biāo)準(zhǔn)MOSFET封裝來說,寄生封裝電感是環(huán)路電感的主要組成部分。如果在這些封裝中采用了具有高Cdv/dt耐受性的硅片,則由該電感和體二極管反向恢復(fù)電流引起的Vds振鈴會(huì)在采用12V輸入電壓的情況下很容易地超過30V。高峰值電壓以及振鈴有可能引發(fā)過大的EMI并降低控制器/驅(qū)動(dòng)器的可靠性。
---另一方面,低電感封裝能夠在高Cdv/dt耐受性和低振鈴之間實(shí)現(xiàn)更好的折衷。眾所周知,諸如DirectFET等低電感封裝工藝最多能夠?qū)㈤_關(guān)節(jié)點(diǎn)電壓振鈴減小50%。

應(yīng)用實(shí)例
---針對(duì)筆記本電腦應(yīng)用的MOSFET CR
---前文已經(jīng)說過,當(dāng)開關(guān)頻率高至1MHz時(shí),Cdv/dt感應(yīng)損耗將會(huì)很大。但是,視具體應(yīng)用的不同,即便是在200～500kHz的工作頻率條件下,這種損耗也有可能成為一個(gè)嚴(yán)重的問題。作為一個(gè)實(shí)例,三個(gè)具有表1所列參數(shù)的器件被用做一個(gè)專為筆記本電腦應(yīng)用而設(shè)計(jì)的穩(wěn)壓器中的同步FET。轉(zhuǎn)換器輸入電壓為19V,輸出電壓為1.3V。圖5對(duì)采用這三種器件所測(cè)得的效率進(jìn)行了比較。
---CR=1的1號(hào)器件優(yōu)于CR = 1.4的器件。4A電流條件下（在典型的筆記本電腦應(yīng)用中,這是Q2在大部分時(shí)間里處于工作狀態(tài)的區(qū)域）的效率提升幅度為5%。對(duì)于這三個(gè)被評(píng)估的器件,Qgs1的變化幅度僅為5%,而Qgd的變化幅度則超過了45%。Qgd是實(shí)現(xiàn)優(yōu)化器件設(shè)計(jì)的一個(gè)重要參數(shù)。盡管2號(hào)器件和3號(hào)器件具有較低的導(dǎo)通電阻Rds-on,但是與1號(hào)器件相比,其傳導(dǎo)損耗的減少并不能抵消因較高的充電比所造成的Cdv/dt損耗的增加。
---需要注意的是,本例只關(guān)乎旨在阻止Cdv/dt導(dǎo)通的元件選擇。柵極驅(qū)動(dòng)電路的設(shè)計(jì)對(duì)Cdv/dt性能的優(yōu)劣也有著決定性的作用。在研究前文所述的Cdv/dt損耗量化方法的過程中,柵極驅(qū)動(dòng)電路的影響是很重要的,不過,柵極驅(qū)動(dòng)器設(shè)計(jì)并不在本文的討論范圍之內(nèi)。