對(duì)于FPGA3器件，主要完成控制、時(shí)序和數(shù)據(jù)信號(hào)的傳輸、波束乘累結(jié)果數(shù)據(jù)的合成、副瓣對(duì)消的運(yùn)算以及發(fā)射通道校正的進(jìn)數(shù)和送數(shù)等功能。前兩片F(xiàn)PGA乘累結(jié)果進(jìn)入FPGA給3后按照距離單元進(jìn)行合成，然后進(jìn)入副瓣對(duì)消模塊。副瓣對(duì)消時(shí)由21060實(shí)時(shí)計(jì)算出對(duì)消系數(shù)送進(jìn)FPGA3的副瓣對(duì)消模塊，同時(shí)對(duì)消通道的數(shù)據(jù)也進(jìn)入此模塊與系數(shù)進(jìn)行乘累操作，乘累結(jié)果再與合成后的波束形成結(jié)果進(jìn)行副瓣對(duì)消運(yùn)算，結(jié)果直接輸出下一級(jí)信號(hào)處理單元。發(fā)射通道校正時(shí)，發(fā)射通道的數(shù)據(jù)先進(jìn)入FPGA3的RAM中暫存，由ADSP-21060器件取出進(jìn)行相應(yīng)處理，并將解算出的發(fā)射通道幅度和相位信息送回FPGA3對(duì)應(yīng)的RAM中，再由FPGA3輸出到相應(yīng)系統(tǒng)進(jìn)行后續(xù)操作。同時(shí)FPGA3還接收輸入的控制命令，并將所有控制命令分解后按不同需求分別送給FPGA1，F(xiàn)PGA2和ADSP-21060器件以控制所有器件的正常工作。

2.2.2 ADSP的工作過程

在這個(gè)數(shù)字波束形成器中，ADSP-21060器件主要完成以下功能：接收通道校正時(shí)40路校正數(shù)據(jù)的進(jìn)數(shù)以及對(duì)進(jìn)數(shù)進(jìn)行運(yùn)算處理以得到接收通道校正的系數(shù)并將此系數(shù)輸出到FPGA1和FPGA2中；發(fā)射通道校正時(shí)1路校正數(shù)據(jù)的進(jìn)數(shù)以及對(duì)進(jìn)數(shù)進(jìn)行運(yùn)算處理以解算出每行發(fā)射機(jī)對(duì)應(yīng)的幅度和相位數(shù)據(jù)并將此數(shù)據(jù)輸出到FPGA3中；根據(jù)當(dāng)前工作模式和工作頻率實(shí)時(shí)計(jì)算出波束形成系數(shù)并輸出到FPGA1和FPGA2以參與運(yùn)算；副瓣對(duì)消時(shí)完成對(duì)消通道的進(jìn)數(shù)并利用此數(shù)據(jù)和主通道數(shù)據(jù)實(shí)時(shí)計(jì)算出副瓣對(duì)消系數(shù)，將此系數(shù)輸出到FPGA3以進(jìn)行副瓣對(duì)消的運(yùn)算。

DSP程序上電初始化以后就等待同步中斷，進(jìn)入同步中斷服務(wù)子程序里取工作模式控制字并對(duì)各種寄存器和標(biāo)志位進(jìn)行相應(yīng)賦值。在Tr中斷到來后判斷當(dāng)前的工作模式，如果當(dāng)前工作在接收校正模式則開始從FPGA中的RAM取數(shù)，取數(shù)完成后進(jìn)行接收校正的相應(yīng)運(yùn)算，在運(yùn)算完成后將接收校正系數(shù)以DMA方式輸出給FPGA；如果當(dāng)前不是校正模式，則根據(jù)頻率點(diǎn)和工作模式代碼開始實(shí)時(shí)計(jì)算波束形成系數(shù)并將此系數(shù)通過DMA傳輸方式輸出給FPGA參與乘法累加的運(yùn)算。這些都完成后再判斷當(dāng)前是否需要做副瓣對(duì)消，如果需要的話，再?gòu)牡谌�片F(xiàn)PGA中取出對(duì)消通道以及主通道的數(shù)據(jù)，利用這些數(shù)據(jù)實(shí)時(shí)計(jì)算副瓣對(duì)消系數(shù)，并將此系數(shù)輸出給FPGA3以進(jìn)行副瓣對(duì)消的運(yùn)算。至此ADSP-21060器件的主要功能已經(jīng)完成，程序重又回到等待同步中斷狀態(tài)。

2.3 測(cè)試結(jié)果

本文介紹的數(shù)字波束形成器已成功應(yīng)用于多部雷達(dá)并取得很好的效果。下面給出幾個(gè)前期測(cè)試的數(shù)據(jù)圖表。圖4，圖5為在兩個(gè)不同工作頻率下，接收通道校正后由天線接收的掃角信號(hào)通過波束形成后按-39 dB加權(quán)在某一個(gè)波束輸出的結(jié)果。圖中橫坐標(biāo)為掃角信號(hào)角度間隔，滿刻度為0°～60°；縱坐標(biāo)為分貝數(shù)。由圖可見，最大副瓣低于-37.5 dB。

3 結(jié) 語(yǔ)

波束形成器是雙(多)基地雷達(dá)、高頻超視距雷達(dá)、三坐標(biāo)雷達(dá)、相控陣?yán)走_(dá)以及智能天線的核心部件之一，在保證運(yùn)算速度和計(jì)算精度的前提下，本文提出的利用FPGA和ADSP器件實(shí)現(xiàn)的數(shù)字波束形成器較好地完成了預(yù)定的技術(shù)指標(biāo)，邏輯設(shè)計(jì)采用VHDL語(yǔ)言結(jié)合原理圖方式進(jìn)行，有利于ASIC設(shè)計(jì)；通用DSP器件21060的使用則可以滿足實(shí)時(shí)計(jì)算波束形成系數(shù)和副瓣對(duì)消系數(shù)的要求。本波束形成模塊經(jīng)實(shí)際電路測(cè)試表明完全滿足系統(tǒng)要求的20 M的波束形成速度要求，已經(jīng)成功應(yīng)用于多部現(xiàn)役雷達(dá)中，效果較好性能穩(wěn)定，具有很高的實(shí)用價(jià)值。