進行轉(zhuǎn)換時， C542首先經(jīng)過CPLD內(nèi)部的組合和時序邏輯電路，向AD976A發(fā)兩個低電平脈沖R/C和CS，其中R/C脈沖寬度為166.7ns，CS脈沖寬度為83.3ns ，CS的下降沿在R/C的下降沿之后41.7ns，而上升沿卻在R/C的上升沿之前41.7ns。由于這時CS為下降沿，R/C為低電平，所以AD976A開始采集數(shù)據(jù)、進行ADC，BUSY信號也隨之變?yōu)榈碗娖�。轉(zhuǎn)換結(jié)束，BUSY變?yōu)楦唠娖�，�?jīng)過CPLD的邏輯電路后接到C542的INT2引腳，引起C542中斷。C542接收到中斷后經(jīng)CPLD向AD976A發(fā)一個CS脈沖，由于這時的CS為下降沿，R/C為高電平，所以AD976A把數(shù)據(jù)放到數(shù)據(jù)總線上，C542開始讀總線上的數(shù)據(jù)。

 

CPLD邏輯電路設(shè)計

CPLD是整個系統(tǒng)的控制邏輯電路部分。在CPLD內(nèi)要實現(xiàn)的主要功能為：

① 產(chǎn)生AD_TRIG同步脈沖

當發(fā)聲晶體發(fā)聲后，八個DSP就要同時采集數(shù)據(jù)，AD_TRIG脈沖就是解決“發(fā)聲”與“采集”的同步問題以及八個DSP的“采集”同步問題的。

 AD_TRIG脈沖的周期是由主CPU決定，由DSP1寫入CPLD。其它七個DSP不向CPLD寫入AD_TRIG脈沖的周期，它們只是AD_TRIG脈沖的接收者。

② 產(chǎn)生控制ADC的R/C和CS信號

R/C和CS信號是在AD_TRIG同步脈沖的基礎(chǔ)上產(chǎn)生的。在產(chǎn)生R/C和CS的時序邏輯電路中，有些觸發(fā)器的時鐘就是AD_TRIG脈沖，這樣八個DSP的采集、轉(zhuǎn)換就被同步。

③ 產(chǎn)生FIRE點火脈沖

FIRE點火脈沖是在CPLD內(nèi)產(chǎn)生的使發(fā)射晶體發(fā)聲的脈沖。當DSP1接到主CPU傳來的采集數(shù)據(jù)的命令時，就向CPLD發(fā)出產(chǎn)生FIRE脈沖的命令，CPLD經(jīng)其內(nèi)部組合和時序邏輯電路產(chǎn)生FIRE脈沖，然后送往主CPU，主CPU接到該脈沖后向發(fā)射模塊發(fā)命令，使發(fā)射晶體發(fā)聲。在設(shè)計時，產(chǎn)生FIRE脈沖的時序邏輯電路的有些觸發(fā)器也是以AD_TRIG脈沖為時鐘的，這樣就解決了發(fā)聲晶體“發(fā)聲”與DSP“采集”的同步問題。

④ 作為DSP與主CPU之間的通信接口

主CPU的命令要傳給DSP，八個DSP最后處理過的數(shù)據(jù)也要傳給主CPU，因此，在CPLD中設(shè)計了一個同步串口。設(shè)計此串口要注意的是當DSP向主CPU傳送數(shù)據(jù)時八個DSP不能發(fā)生沖突。下面的VHDL程序是本設(shè)計中對這一問題的解決，其中bfsx1~bfsx8是DSP1~DSP8的發(fā)送幀同步脈沖，bdx1~bdx8是DSP1~DSP8的緩沖串行口數(shù)據(jù)發(fā)送端發(fā)送的數(shù)據(jù)，fsx、dx是從CPLD輸出的發(fā)送幀同步脈沖和發(fā)出的數(shù)據(jù)。

fsx<= bfsx1 and bfsx2 and bfsx3 and bfsx4 and bfsx5 and bfsx6 and bfsx7 and bfsx8;

  a1<= ( not bfsx1)and bdx1; a2<= ( not bfsx2)and bdx2;

  a3<= ( not bfsx3)and bdx3; a4<= ( not bfsx4)and bdx4;

  a5<= ( not bfsx5)and bdx5; a6<= ( not bfsx6)and bdx6;

  a7<= ( not bfsx7)and bdx7; a8<= ( not bfsx8)and bdx8;

  dx<= a1 or a2 or a3 or a4 or a5 or a6 or a7 or a8;

 

DSP編程

在DSP內(nèi)要通過編程實現(xiàn)對數(shù)據(jù)的如下處理：

①對數(shù)據(jù)進行平均運算

這是一個對所有數(shù)據(jù)求平均值的運算，此平均值即為噪聲平均值的二倍。

②求聲波的最大振幅及其時間

這是一個對所有數(shù)據(jù)的絕對值求最大值的運算，目的是進行自動增益控制(AGC)。

③對數(shù)據(jù)進行抽取濾波

聲波信號的頻率不超過20KHz，根據(jù)抽樣定理，采樣頻率不小于40KHz就可不失真的恢復出原信號，但是為了提高信噪比，設(shè)計的采樣頻率均大于120KHz，為過采樣，這就需要在DSP中設(shè)計一個抽取濾波器，對過采樣后的數(shù)據(jù)進行抽取濾波。

④對數(shù)據(jù)進行壓縮

聲波信號是測井系統(tǒng)本身產(chǎn)生的，具有較大的數(shù)據(jù)冗余度，所以在上傳給主CPU之前要對其進行壓縮。本系統(tǒng)使用的是差分預測編碼DPCM。

C54x的源程序可以使用匯編或C/C++語言編寫。但是，關(guān)鍵的DSP程序一般還要用匯編語言編寫，因為：首先，大多數(shù)廣泛使用的高級語言如C，并不適合描述典型的DSP算法。典型的DSP應用都由大量計算的要求，并有嚴格的開銷限制，使得程序的優(yōu)化必不可少；其次，DSP結(jié)構(gòu)的復雜性，如多存儲器空間、多總線、不規(guī)則的指令集、高度專門化的硬件等，使得用C難以為其編寫高效率的編譯器；此外，對于底層硬件的控制，用匯編語言編寫調(diào)試將更加直觀高效。本系統(tǒng)的DSP程序主要是大量的計算，所以在實現(xiàn)時采用了匯編語言編寫。

 

結(jié)語

本系統(tǒng)經(jīng)過調(diào)試，證明總體設(shè)計思路正確，方案可行，滿足性能要求。另外，本系統(tǒng)還可通過在DSP中編寫不同的程序，來實現(xiàn)對不同信號的采集與處理。■

 

參考文獻

1 洪有密. 測井原理與綜合解釋. 石油大學出版社. 1993

2 劉樹棠, 黃建國. 離散時間信號處理. 西安交通大學出版社. 2001

3 TMS 320 C54X DSP Reference Set. Volume 1: CPU and PeripheralsTexas Instruments Inc.  1997