隨著大規(guī)模集成電路技術(shù)的進步和制造工藝水平的提高，嵌入式系統(tǒng)的開發(fā)變得日益復(fù)雜。傳統(tǒng)的嵌入式系統(tǒng)設(shè)計方法已經(jīng)不能適應(yīng)當(dāng)前嵌入式系統(tǒng)設(shè)計的需要。單個芯片容量的增大、功能的增加、體積的減小使得設(shè)計變得更加便利，同時也為嵌入式系統(tǒng)設(shè)計開發(fā)開辟了新的天地即片上系統(tǒng)(System on Chip，SoC)技術(shù)。
1 嵌入式系統(tǒng)的開發(fā)過程
根據(jù)IEEE的定義，嵌入式系統(tǒng)是控制、監(jiān)視或者輔助設(shè)備、機器和車間運行的裝置。因此，嵌入式系統(tǒng)是軟件和硬件的綜合體，以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，軟硬件資源可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計算機系統(tǒng)。一般而言嵌入式系統(tǒng)的開發(fā)主要包括4個部分：處理器、存儲器、輸入/輸出(I/O)和軟件，如圖1所示。
2 Nios II內(nèi)核嵌入式開發(fā)板的實現(xiàn)
嵌入式系統(tǒng)的核心部件是各種類型的嵌入式處理器。因此，我們著眼于嵌入式處理器的SoC開發(fā)。本節(jié)將對基于Nios II內(nèi)核的嵌入式SOPC開發(fā)板設(shè)計進行詳細(xì)的介紹。
2.1 Nios II 內(nèi)核的設(shè)計
Nios II系列嵌入式處理器是一款采用流水線技術(shù)、單指令流的RISC CPU，廣泛應(yīng)用于嵌入式系統(tǒng)。Nios II包括3種內(nèi)核，即快速的F(最高性能的優(yōu)化)內(nèi)核、經(jīng)濟的E(最小邏輯占用的優(yōu)化)內(nèi)核以及標(biāo)準(zhǔn)的S(平衡于性能和尺寸)內(nèi)核，每種內(nèi)核根據(jù)不同的性能而優(yōu)化�？紤]到性能和成本，通常采用Nios II標(biāo)準(zhǔn)內(nèi)核設(shè)計。
Nios II嵌入式CPU支持32位指令集，32位數(shù)據(jù)線寬度，32個通用寄存器，32個外部中斷源，2 GB尋址空間，包含高達256個用戶自定義的CPU定制指令。其可選的片上JTAG調(diào)試模塊是基于別界測試的調(diào)試邏輯，支持硬件斷點、數(shù)據(jù)觸發(fā)和片外片內(nèi)的調(diào)試跟蹤。Nios II標(biāo)準(zhǔn)內(nèi)核設(shè)計框圖如圖2所示。
Nios CPU的所有數(shù)據(jù)、程序都是通過Avalon總線傳輸?shù)�，系統(tǒng)的FPGA片外PIO(外圍IO)包括一個串行口、顯示、鍵盤、存儲器，片內(nèi)PIO采用FIFO實現(xiàn)。并通過使用Altera的Quartus II軟件以及SOPC builder工具可以輕松地將Nios II內(nèi)核嵌入到系統(tǒng)里。
2.2 嵌入式S0PC的實現(xiàn)
片上系統(tǒng)SoC是追求產(chǎn)品系統(tǒng)最大包容的集成器件。SoC的出現(xiàn)使集成電路的發(fā)展成為集成系統(tǒng)，具有極高的綜合性，在一塊FPGA內(nèi)部使用硬件編程語言，調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后仿真驗證，下載到FPGA芯片中形成一個完整的SoC系統(tǒng)。
SOPC技術(shù)是Altera公司提出的一種靈活、高效的片上系統(tǒng)SoC設(shè)計方案，其工作環(huán)境是Altera的Quartus II中的SOPC builder。與其他SoC設(shè)計相比，其優(yōu)點在于可編程性，利用FPGA的可編程性進行SoC設(shè)計。通過采用SOPC builder工具，用戶可以很方便地將處理器、存儲器和其他外設(shè)聯(lián)接起來，組成一個完整的嵌入式系統(tǒng)。
SOPC從內(nèi)部的角度來說，主要包含2個部分：圖形用戶界面(GUI)和系統(tǒng)生成程序。圖形用戶界面內(nèi)每個組件也可以提供自己的配置圖形用戶界面，GUI創(chuàng)建系統(tǒng)PTF文件對系統(tǒng)進行描述；生成程序創(chuàng)建針對目標(biāo)器件的系統(tǒng)HDL 描述。
在進行SOPC設(shè)計時，首先需要通過SOPC Builder選擇合適的IP核，在HDL Language選擇系統(tǒng)組件時選擇VHDL 或Verilog源文件。當(dāng)完成設(shè)計活動之后，將由系統(tǒng)生成一系列設(shè)計文件，如HDL文件、DK目錄和模擬工程文件等。在Quartus II中編譯整個系統(tǒng)，若編譯成功，就可以把編譯文件下載到開發(fā)板上進行驗證。SOPC開發(fā)板設(shè)計流程如圖3所示。
3 基于Cyclone II器件的SOPC開發(fā)板設(shè)計實例
在實際的SOPC開發(fā)板設(shè)計中，選用Cyclone II器件的EP2C5Q208C。他是一款低成本、低功耗、高性能的FPGA，支持最低12 V輸入電壓，具有4608個可用邏輯單元，可用RAM 最多可達119808 b，13個嵌入式乘法模塊，2個提供時鐘倍頻、相移功能的鎖相環(huán)，最大可支持142個I/O腳，I/O腳支持66 MHz 32位PCI標(biāo)準(zhǔn)和高速(311 MHz)LVDS，并支持知識產(chǎn)權(quán)(IP)核，包含Altera MegaCore函數(shù)和AMPP mega函數(shù)。
3.1 開發(fā)板的硬件設(shè)計
開發(fā)板硬件主要包括如下幾個部分：2個同步7段共陽數(shù)碼管、8個LED、4×4鍵盤、1個8位撥位開關(guān)、1個有源時鐘輸入、1個RS 232通訊接口、PHY 100/10 M 網(wǎng)絡(luò)接口。CF存儲卡電源插座(輸入+5 V)，下載電路等。本設(shè)計的基本原理框圖如圖4所示。
3.2 開發(fā)板的軟件配置
Nios II內(nèi)核具體由軟件實現(xiàn)，即實現(xiàn)了Nios II軟核化設(shè)計。Nios II軟核主要在FPGA中完成，因此，在開發(fā)板的設(shè)計中需要對其進行軟件配置電路設(shè)計。Cyclone II有3種配置電路來加載器件的配置數(shù)據(jù)：主動模式(AS)，被動模式(PS)，JTAG。通過MSEL[1..0]拉高與接地來選擇配置模式，MSEL [1..0]為“00”時為主動串行，“01”為被動串行。而JTAG模式優(yōu)先級最高，因此當(dāng)JTAG配置開始時，其他2種模式都被迫停止。采用低成本的串行配置器件EPCS1或者EPCS4是屬于主動串行模式，在每次系統(tǒng)上電時自動配置Cyclone II器件。通過連接每個器件的配置允許(nCE)和配置允許輸出(nCEO)引腳可以配置多個Cyclone器件。JTAG調(diào)試口則支持在線調(diào)試(ISP)。
通過如上設(shè)計的SOPC開發(fā)板，配置上相應(yīng)的外設(shè)，即形成了具有特殊處理功能的專用計算機系統(tǒng)。
4 結(jié)語
Nios II處理器的優(yōu)點和特性使得用戶可以根據(jù)他們的需要來調(diào)整嵌入式系統(tǒng)的特性、性能以及成本，并使得產(chǎn)品快速推向市場，且易于升級改進。本文提出的基于Nios II內(nèi)核的嵌入式SOPC開發(fā)板的設(shè)計給Nios II的應(yīng)用提供一個有效的硬件平臺，具有廣泛的實際應(yīng)用價值。
來源：http://www.mcuol.com/Tech/120/19605.htm
