亚洲国产AV网址,国产女人抽搐喷浆视频

基于ARM核的Intel XScale嵌入式系統(tǒng)

【字體：

】

1 簡介

　　Intel XScale微體系結(jié)構(gòu)提供了一種全新的、高性價(jià)比、低功耗且基于ARMv5TE體系結(jié)構(gòu)的解決方案，支持16位Thumb指令和DSP擴(kuò)充。基于XScale技術(shù)開發(fā)的微處理器，可用于手機(jī)、便攜式終端（PDA）、網(wǎng)絡(luò)存儲(chǔ)設(shè)備、骨干網(wǎng)（BackBone）路由器等。Intel PXA250微處理器芯片就是一款集成了32位Intel XScale 處理器核、多通信信道、LCD控制器、增強(qiáng)型存儲(chǔ)控制器和PCMCIA/CF控制器以及通用I/O口的高度集成的應(yīng)用處理器。

　　Intel XScale處理器的處理速度是Intel StrongARM處理速度的兩倍，其內(nèi)部結(jié)構(gòu)也有了相應(yīng)的變化：

　　◇數(shù)據(jù)Cache的容量從8KB增加到32KB；

　　◇指令Cache的容量從16KB增加到32KB；

　　◇微小數(shù)據(jù)Cache的容量從512B增加到2KB；

　　◇為了提高指令的執(zhí)行速度，超級流水線結(jié)構(gòu)由5級增至7級；

　　◇新增乘/加法器MAC和特定的DSP型協(xié)處理器CP0，以提高對多媒體技術(shù)的支持；

　　◇動(dòng)態(tài)電源管理，使XScale處理器的時(shí)鐘可達(dá)1GHz、功耗1.6W，并能達(dá)到1200MIPS。

　　XScale微處理器架構(gòu)經(jīng)過專門設(shè)計(jì)，核心采用了英特爾先進(jìn)的0.18μm工藝技術(shù)制造；具備低功耗特性，適用范圍從0.1mW～1.6W。同時(shí)，它的時(shí)鐘工作頻率將接近1GHz。 XScale與StrongARM相比，可大幅降低工作電壓并且獲得更高的性能。具體來講，在目前的StrongARM中，在1.55V下可以獲得133MHz的工作頻率，在2.0V下可以獲得206MHz的工作頻率；而采用XScale后，在0.75V時(shí)工作頻率達(dá)到150MHz，在1.0V時(shí)工作頻率可以達(dá)到400MHz，在1.65V下工作頻率則可高達(dá)800MHz。超低功率與高性能的組合使Intel XScale適用于廣泛的互聯(lián)網(wǎng)接入設(shè)備，在因特網(wǎng)的各個(gè)環(huán)節(jié)中，從手持互聯(lián)網(wǎng)設(shè)備到互聯(lián)網(wǎng)基礎(chǔ)設(shè)施產(chǎn)品，Intel XScale都表現(xiàn)出了令人滿意的處理性能。
　　2 PXA250的結(jié)構(gòu)及特點(diǎn) 　

　　2.1 PXA250處理器的主要特點(diǎn)

　　(1)高性能

　　◇低功耗，高性能的32位Intel XScale處理器內(nèi)核，工作頻率高達(dá)400MHz；

　　◇兼容ARMv5TE架構(gòu)；

　　◇采用7級超級流水線結(jié)構(gòu)；

　　◇支持多媒體處理技術(shù)，采用40位累加器和16位乘法器,以增強(qiáng)對音頻和視頻的解碼能力；

　　◇提供支持同步Intel StrataFlash存儲(chǔ)器的高性能分幀和分頁模式接口。

　　(2)低功耗

　　◇多電源管理模式；

　　◇32KB數(shù)據(jù)和32KB指令Cache；

　　◇2KB的微小數(shù)據(jù)Cache；

　　◇支持2.5V和3.3V的存儲(chǔ)器。

　　(3)I/O擴(kuò)展

　　◇100MHz存儲(chǔ)器總線，6個(gè)靜態(tài)存儲(chǔ)空間（16或32位ROM（SMROM）/Flash/SRAM），4個(gè)動(dòng)態(tài)存儲(chǔ)分區(qū)（16或32位SDRAM）；

　　◇支持2個(gè)PCMCIA 或 Compact Flash槽。

　　(4)外圍控制模塊

　　◇16通道可配置DMA控制器；

　　◇LCD控制器，獨(dú)有的支持對快變彩屏的DMA方式；

　　◇920kbps Bluetooth接口；

　　◇串行端口（IrDA、I2C、I2S、AC97、3個(gè)UARTs、SPI 和SSP）；

　　◇USB接口；

　　◇支持MMC/SD卡。

　　(5)時(shí)鐘控制

　　五種時(shí)鐘源：

　　◇32.768kHz振蕩器；

　　◇3.6864MHz振蕩器；

　　◇可編程的內(nèi)核鎖相環(huán)；

　　◇95.85MHz外圍固定頻率鎖相環(huán)；

　　◇147.46MHz固定頻率鎖相環(huán)。

　　(6)電源管理

　　運(yùn)行模式（正常處理模式）、Turbo模式（運(yùn)行于400MHZ）、空閑模式（下電）、睡眠模式（下電）。

　　(7)封裝形式

　　17mm×17 mm 256腳PBGA封裝。

　　2.2 Intel XScale內(nèi)核

　　Intel XScale CPU內(nèi)核采用帶有一個(gè)增強(qiáng)型存儲(chǔ)器管道的超級流水線RISC處理器架構(gòu)的體系結(jié)構(gòu)。這款新型高性能、低功耗的微構(gòu)架兼容ARMv5TE ISA指令集（不支持浮點(diǎn)指令集）。這種微構(gòu)架在ARM核的周圍提供了指令與數(shù)據(jù)存儲(chǔ)器管理單元，指令、數(shù)據(jù)和微小數(shù)據(jù)Cache，寫緩沖、全緩沖、掛起緩沖和分支目標(biāo)緩沖器，電源管理，性能監(jiān)控、調(diào)試和JTAG單元以及協(xié)處理器接口，MAC協(xié)處理器和內(nèi)核存儲(chǔ)總線。

　　超級流水線結(jié)構(gòu)是由整型管道、存儲(chǔ)器管道和MAC管道構(gòu)成。整型管道包括7級流水線結(jié)構(gòu)，取指令1（分支目標(biāo)緩沖器）→取指令2→譯碼→寄存/移位→ALU實(shí)現(xiàn)→狀態(tài)執(zhí)行→回復(fù)；存儲(chǔ)器管道除包括整型管道的前5級外，后接3個(gè)高速緩存，數(shù)據(jù)Cache1、數(shù)據(jù)Cache2和數(shù)據(jù)回復(fù)Cache，共8級流水線結(jié)構(gòu)；MAC管道是6~9級的流水線結(jié)構(gòu)，包括整型管道的前4級和4級MAC段，以及一個(gè)數(shù)據(jù)回復(fù)Cache，其中MAC2-4的選通由數(shù)據(jù)決定。流水線結(jié)構(gòu)級數(shù)越多越能提高指令的執(zhí)行速度，使用分支目標(biāo)緩沖器的目的在于成功的預(yù)知分支指令的結(jié)果。128個(gè)入口的分支目標(biāo)緩沖器的每個(gè)入口都包含了分支指令的地址、與分支指令相聯(lián)系的目標(biāo)地址以及該分支的執(zhí)行情況，它由協(xié)處理器15使能。分支目標(biāo)緩沖器的使用旨在避免超級流水線結(jié)構(gòu)中的分支延遲。

　　PXA250 CPU的MM（IMMU和DMMU）均提供了一個(gè)32項(xiàng)的轉(zhuǎn)換旁路緩存器（ITLB和DTLB），它們的每一項(xiàng)均可映射存儲(chǔ)器中的段、大頁和小頁。為了保證內(nèi)核周期的存取指令和數(shù)據(jù)，PXA250包含了1個(gè)32KB的指令Cache和1個(gè)32KB的數(shù)據(jù)Cache。另外，為了避免數(shù)據(jù)Cache內(nèi)數(shù)據(jù)流存取的頻繁變化，還提供了1個(gè)2KB的微小數(shù)據(jù)Cache。指令和數(shù)據(jù)Cache都是具有32個(gè)入口和32路相聯(lián)的Cache，每路均包含1個(gè)標(biāo)志地址，32字節(jié)的高速緩存隊(duì)列和1個(gè)有效位，采用循環(huán)方式進(jìn)行刷新存儲(chǔ)。微小數(shù)據(jù)Cache是1個(gè)具有32個(gè)入口和2路相聯(lián)的Cache，同樣采用循環(huán)方式進(jìn)行刷新存儲(chǔ)。

　　PXA250內(nèi)核還提供了4個(gè)入口的全緩沖和掛起緩沖，用于提升內(nèi)核性能，與數(shù)據(jù)Cache和微小數(shù)據(jù)Cache協(xié)同工作。此外，1個(gè)8入口的寫緩沖，每個(gè)入口可保存16字節(jié)，它從內(nèi)核、數(shù)據(jù)Cache或微小數(shù)據(jù)Cache中得到數(shù)據(jù)，在系統(tǒng)總線選通前，暫存數(shù)據(jù)。

　　2.3 系統(tǒng)控制功能

　　PXA250的系統(tǒng)控制模塊提供了實(shí)時(shí)時(shí)鐘、看門狗及間隔定時(shí)器、功率管理控制器、中斷控制器、復(fù)位控制器和2個(gè)片上振蕩器。該系統(tǒng)定時(shí)器支持源自SA-11x0處理器的定時(shí)器單元，OS定時(shí)器使用3.6864MHz振蕩器，包含了4個(gè)定時(shí)匹配寄存器（OSMR）、1個(gè)定時(shí)狀態(tài)寄存器（OSSR）和1個(gè)定時(shí)中斷使能寄存器（OIER）�？撮T狗定時(shí)中斷可以通過激活OS定時(shí)看門狗使能寄存器（OWER）來實(shí)現(xiàn)。

　　中斷控制器處理的所有中斷源，有兩個(gè)中斷類型：中斷請求（IRQ）和快速中斷請求（FIQ）。中斷控制器可以根據(jù)掩碼寄存器的值，允許CPU被中斷或保持預(yù)中斷。中斷控制器中的每一個(gè)寄存器都是1比特映射，并且每一比特均被預(yù)先分配給不同的中斷源。

　　2.4 時(shí)鐘和電源管理

　　為了達(dá)到處理性能和能量消耗之間比例的最優(yōu)化，用時(shí)鐘和電源管理器來控制不同模塊的時(shí)鐘頻率并處理不同能量管理操作模式之間的轉(zhuǎn)化。時(shí)鐘和電源管理器為每一個(gè)外設(shè)提供了固定的時(shí)鐘，并且為LCD控制器、存儲(chǔ)器控制器和CPU提供了可編程的頻率時(shí)鐘，這些時(shí)鐘均來自內(nèi)部鎖相環(huán)時(shí)鐘源。時(shí)鐘管理器還可通過關(guān)閉不用設(shè)備的時(shí)鐘來減少功率損耗。

　　電源管理提供了四種工作模式：Turbo模式、運(yùn)行模式、空閑模式和睡眠模式。Turbo模式下，CPU核運(yùn)行在峰值頻率，為避免內(nèi)核對外部存儲(chǔ)器的等待時(shí)間，在該模式下，很少對外部存儲(chǔ)器進(jìn)行存��；運(yùn)行模式下，CPU核運(yùn)行于正常標(biāo)準(zhǔn)頻率，可以假定內(nèi)核不斷地對外部存儲(chǔ)器進(jìn)行存取，運(yùn)行速率的減慢對于性能與功耗的最佳平衡是有利的；在空閑模式下，暫停到CPU的時(shí)鐘，但是使能到外圍器件的時(shí)鐘；睡眠模式下，整個(gè)系統(tǒng)將處于最低功耗狀態(tài)，要喚醒睡眠狀態(tài)必須重新啟動(dòng)系統(tǒng)。

　　2.5 存儲(chǔ)器和PCMCIA/Compact Flash控制模塊

　　PXA250處理器的外部存儲(chǔ)器總線接口支持同步動(dòng)態(tài)存儲(chǔ)器（SDRAM）、同步和異步分頁模式段、頁模式閃存、同步掩碼只讀存儲(chǔ)器（SMROM）、頁模式ROM、SRAM、靜態(tài)段支持可變等待時(shí)間的I/O設(shè)備（VLIO）、16位的PC卡擴(kuò)展存儲(chǔ)器和Compact Flash。存儲(chǔ)器的類型可通過存儲(chǔ)器接口配置寄存器決定。

　　2.6 外圍控制模塊

　　PXA250處理器定義了16個(gè)通道的DMA控制器。它可響應(yīng)內(nèi)部和外部設(shè)備的請求，完成數(shù)據(jù)從主存儲(chǔ)器中讀出與寫入。DMAC用于外圍設(shè)備與存儲(chǔ)系統(tǒng)之間的數(shù)據(jù)傳輸。

　　LCD控制器提供了支持雙掃描無源陣列彩顯（DSTN，俗稱偽彩）或有源陣列彩顯（TFT，俗稱真彩）屏的接口，并支持單色和多色素格式。它擁有自己獨(dú)立的雙通道DMA控制器，兩路通道分別用于單面板和雙面板顯示。最大支持顯示分辨率為1024×1024像素，推薦最高分辨率為800×600像素。在無源單色模式下，最高支持256級灰度。對于彩色顯示，不管有源還是無源模式，最高均支持65536種顏色。LCD控制器將幀緩存中的像素編碼值，對應(yīng)于16位寬的256個(gè)入口的調(diào)色板RAM，根據(jù)數(shù)據(jù)寬度決定彩色的數(shù)量。

　　PXA250處理器支持的串口包括：基于通用串行總線1.1版本的USB客戶服務(wù)模塊接口，它最高支持16個(gè)端點(diǎn)外掛，并提供了1個(gè)48MHz的內(nèi)部時(shí)鐘；3個(gè)通用異步收發(fā)口（UART），最高速率230Kbps的全功能UART（完備的握手信號），最高速率921Kbps藍(lán)牙UART和標(biāo)準(zhǔn)UART；高速紅外通信口（FICP）半雙工，速率4Mbps，執(zhí)行4PPM標(biāo)準(zhǔn)；AC97控制器支持AC97 2.0修訂版本的多媒體數(shù)字信號編解碼器，AC97控制器對于立體PCM輸入輸出，Modem輸入輸出和單一的麥克風(fēng)輸入都提供了單獨(dú)的16位通道；I2S控制器為數(shù)字立體聲標(biāo)準(zhǔn)I2S多媒體數(shù)字信號編解碼器提供了串行連接，復(fù)用AC97控制器引腳；I2C總線接口提供了2個(gè)引腳的通用串行通信端口，2個(gè)引腳分別用于數(shù)據(jù)地址和時(shí)鐘；另外，提供了2個(gè)支持MMC或SPI協(xié)議，高達(dá)20Mbps串行數(shù)據(jù)傳輸?shù)腗MC卡接口和一個(gè)SSP接口。SSP邏輯接口支持National Microwire協(xié)議、Texas Instruments協(xié)議、同步串行協(xié)議（SSP）和Motorola SPI協(xié)議，所有這些協(xié)議都用于A/D轉(zhuǎn)換、音頻和電信多媒體數(shù)字信號編解碼器和其它滿足串行數(shù)據(jù)傳輸協(xié)議的設(shè)備。

上一篇：基于ARM9處理器S3C2410的LCD顯示系統(tǒng)設(shè)計(jì)

下一篇：基于ARM核的IntelTMStrongARM嵌入式系統(tǒng)