一、數(shù)字信號(hào)處理的優(yōu)越性
　　目前，數(shù)字信號(hào)處理(Digital Signal Processing，簡(jiǎn)稱(chēng)DSP)已經(jīng)成為信號(hào)處理技術(shù)的主流。因?yàn)榕c早期的模擬信號(hào)相比，數(shù)字信號(hào)處理有著巨大的優(yōu)勢(shì)。早期的模擬信號(hào)處理主要通過(guò)運(yùn)算放大電路進(jìn)行不同的電阻組配實(shí)現(xiàn)算術(shù)運(yùn)算，通過(guò)電阻、電容的組配實(shí)現(xiàn)濾波處理等，其中有一個(gè)很明顯的問(wèn)題是不靈活、不穩(wěn)定，參數(shù)修改困難，需要采用多種阻值、容值的電阻、電容，并通過(guò)電子開(kāi)關(guān)選通才能修改處理參數(shù)；而且對(duì)周?chē)�環(huán)境變化的敏感性強(qiáng)，溫度、電路噪聲等都會(huì)造成處理結(jié)果的改變。
　　而數(shù)字信號(hào)處理可以通過(guò)軟件修改處理參數(shù)，因此具有很大的靈活性。由于數(shù)字電路采用廠(chǎng)二值邏輯，只要環(huán)境溫度、電路噪聲的變化不造成電路邏輯的翻轉(zhuǎn)，數(shù)字電路都可以不受影響地完成工作，因此具有很好的穩(wěn)定性。

　　具體來(lái)說(shuō)，DSP在以下一些方面表現(xiàn)出它的優(yōu)越性：
　　首先，DSP芯片采用改進(jìn)的哈佛結(jié)構(gòu)（Havard structure）。其主要特點(diǎn)是程序和數(shù)據(jù)具有獨(dú)立的存儲(chǔ)空間，有著各自獨(dú)立的程序總線(xiàn)和數(shù)據(jù)總線(xiàn)，由于可以同時(shí)對(duì)數(shù)據(jù)和程序進(jìn)行尋址，大大地提高了數(shù)據(jù)處理能力，非常適合于實(shí)時(shí)的數(shù)字信號(hào)處理。TI公司的DSP芯片結(jié)構(gòu)是基本哈佛結(jié)構(gòu)的改進(jìn)類(lèi)型。改進(jìn)之處是在數(shù)據(jù)總線(xiàn)和程序總線(xiàn)之間進(jìn)行局部的交叉連接。這一改進(jìn)允許數(shù)據(jù)存放在程序存儲(chǔ)器中，并被算術(shù)運(yùn)算指令直接使用，增強(qiáng)了芯片的靈活性。只要調(diào)度好兩個(gè)獨(dú)立的總線(xiàn)就可使處理能力達(dá)到最高，以實(shí)現(xiàn)全速運(yùn)行。改進(jìn)的哈佛結(jié)構(gòu)還可使指令存儲(chǔ)在高速緩存器中(Cache)，省去了從存儲(chǔ)器中讀取指令的時(shí)間，大大提高了運(yùn)行速度。
　　其次，DSP指令系統(tǒng)是流水線(xiàn)操作。在流水線(xiàn)操作中，一個(gè)任務(wù)被分解為若干個(gè)子任務(wù)，各個(gè)任務(wù)可以在執(zhí)行時(shí)相互重疊。DSP指令系統(tǒng)的流水線(xiàn)操作是與哈佛結(jié)構(gòu)相配合的，增加了處理器的處理能力，把指令周期減小到最小值，同時(shí)也就增加了信號(hào)處理器的吞吐量。以TI公司的TMS320系列產(chǎn)品為例，第一代 TMS320處理器(例如TMS320C10)采用了二級(jí)流水線(xiàn)操作；第二代產(chǎn)品(例如TMS320C25)采用了三級(jí)流水線(xiàn)操作；第三代DSP芯片(例如TMS320C30)采用了四級(jí)流水線(xiàn)操作。在流水線(xiàn)操作中，DSP處理器可以同時(shí)并行處理2～4條指令，每條指令處于其執(zhí)行過(guò)程中的不同狀態(tài)。
　　第三，采用專(zhuān)用的硬件乘法器。在一般的計(jì)算機(jī)上，算術(shù)邏輯單元(ALU)只能完成兩個(gè)操作數(shù)的加、減及邏輯運(yùn)算，而乘法(或除法)則由加法和移位來(lái)實(shí)現(xiàn)。因此，在這樣的計(jì)算機(jī)的匯編語(yǔ)言中雖然有乘法指令，但在機(jī)器內(nèi)部，實(shí)際上還是由加法和移位來(lái)實(shí)現(xiàn)的，因此它們實(shí)現(xiàn)乘法運(yùn)算就比較慢。與一般的計(jì)算機(jī)不同的是，DSP都有硬件乘法器，使乘法運(yùn)算可以在一個(gè)指令周期內(nèi)完成。如在TMS320C3x系列DSP芯片中，有一個(gè)硬件乘法器，在 TMS320C6000系列中則有兩個(gè)硬件乘法器。
　　第四，特殊的DSP指令。DSP芯片的另一個(gè)重要特征是有一套專(zhuān)門(mén)為數(shù)字信號(hào)處理而設(shè)計(jì)的指令系統(tǒng)。
　　第五，快速的指令周期。CMOS技術(shù)、先進(jìn)的工藝、集成電路的優(yōu)化設(shè)計(jì)及工作電壓的下降由(5V到3.3V，再到1.5V)，使得DSP芯片的主頻不斷提高。目前TI公司的TMS320C6000系列及TMS320C5000系列的芯片的最高工作主頻已經(jīng)達(dá)到200MHz，指令周期已經(jīng)降到了5ns�？梢灶A(yù)見(jiàn)，隨著微電子技術(shù)的發(fā)展，工作頻率還將繼續(xù)提高，指令周期將進(jìn)一步縮短。
　　第六，良好的多機(jī)并行運(yùn)行特性。在一定的技術(shù)條件下，DSP芯片的單機(jī)處理能力是有限的，系統(tǒng)的數(shù)據(jù)處理容量還是經(jīng)常會(huì)超出單個(gè)DSP的處理能力。隨著數(shù)字信號(hào)處理器DSP芯片的廣泛使用和DSP芯片價(jià)格的不斷降低，多個(gè)DSP芯片的并行處理已經(jīng)成為近年來(lái)的研究熱點(diǎn)，并逐漸在應(yīng)用中嶄露頭角。多機(jī)并行類(lèi)似于高性能的MPU巨型機(jī)。TI公司的TMS320C4x系列還提供了專(zhuān)門(mén)用于多個(gè)DSP并行運(yùn)行的硬件通信接口。
　　第七，大電流。高速信號(hào)處理芯片全速運(yùn)行時(shí)電流經(jīng)常在1 A以上。
　　第八，低電壓。為在大電流下減少系統(tǒng)功耗，系統(tǒng)的工作電壓從標(biāo)準(zhǔn)的5V降到3.3V，2.5V，1.8V，甚至0.9 V。
　　第九，高度集成。芯片的集成度在數(shù)十到數(shù)百萬(wàn)門(mén)量級(jí)。
　　第十，為提高運(yùn)行速度而采用多種并行的體系結(jié)構(gòu)。
　　由于DSP的優(yōu)越性，它自20世紀(jì)60年代以來(lái)，迅速得到廣泛的應(yīng)用。DSP應(yīng)用幾乎遍及整個(gè)電子領(lǐng)域，典型應(yīng)用有通信、語(yǔ)音處理、圖形／圖像處理、自動(dòng)控制、儀器儀表及醫(yī)學(xué)電子等。隨著人們對(duì)實(shí)時(shí)信號(hào)處理要求的不斷提高和大規(guī)模集成電路技術(shù)的迅速發(fā)展，DSP的黃金時(shí)代正在來(lái)臨。
二、數(shù)字信號(hào)處理常用算法
　　在傳統(tǒng)上，DSP的算法是利用通用可編程DSP器件實(shí)現(xiàn)低速率的應(yīng)用，而利用專(zhuān)用DSP芯片組和ASIC實(shí)現(xiàn)高速的應(yīng)用，F(xiàn)PGA就是結(jié)合各種算法的典型例子。
　　基于SRAM的FPGA特別適合包括乘法和累加等DSP功能的算法以及廣泛的算術(shù)函數(shù)，如FFT、疊積和各種濾波器算法，并可以和周?chē)�的外設(shè)電路—起集成。在一個(gè)FPGA器件中構(gòu)造—個(gè)DSP系統(tǒng)時(shí)，設(shè)計(jì)可以采用并行結(jié)構(gòu)和分布算術(shù)算法的優(yōu)點(diǎn)，使資源最小化，并超過(guò)單片或多片DSP器件的性能。 FPGA中陣列乘法的分布算術(shù)算法是增加設(shè)計(jì)帶寬和流量的—個(gè)方法，可以超過(guò)流行的DSP方案幾個(gè)數(shù)量級(jí)。
　　在Xilinx的DSP方案中，分布運(yùn)算對(duì)于分布RAM結(jié)構(gòu)是完全匹配的。利用這個(gè)運(yùn)算與結(jié)構(gòu)相結(jié)合的匹配，復(fù)雜的DSP功能可以按照全定制芯片的效率裝配進(jìn)FPGA，具體算法演示這里不列。
　　在分布算法中，算術(shù)運(yùn)算已經(jīng)簡(jiǎn)化為加，減和二進(jìn)制換算，由于按2的負(fù)次冪換算，實(shí)際實(shí)現(xiàn)時(shí)二進(jìn)制編碼數(shù)據(jù)字向最低有效位移動(dòng)，利用符號(hào)位保持符號(hào)在其通常的位置。 一個(gè)二進(jìn)制全加器的硬件實(shí)現(xiàn)需要二個(gè)操作數(shù)，一個(gè)加數(shù)和被加數(shù)，產(chǎn)生和及進(jìn)位輸出。時(shí)間共享的單個(gè)并行加法器可以執(zhí)行多個(gè)并行位的相加。
　　FIR濾波器中的分布RAM也利用來(lái)緩沖采樣數(shù)據(jù)流，對(duì)于16位數(shù)據(jù)字，對(duì)于每個(gè)采樣字要求16個(gè)觸發(fā)器。為了構(gòu)造500個(gè)抽頭將要求超過(guò)8000個(gè)觸發(fā)器，比現(xiàn)在大多數(shù)FPGA包含的觸發(fā)器還要多，但是采樣分布RAM，帶有許多中間抽頭的大的移位寄存器可以由RAM基本單元構(gòu)成，幾萬(wàn)抽頭和運(yùn)算每秒超過(guò)—億次采樣率的濾波器可裝配進(jìn)單個(gè)FPGA器件中。
　　自適應(yīng)濾波器也可以得益于分布RAM，基于RAM的查找表可以代替串行分布運(yùn)算中基于ROM的查找表和并行分布運(yùn)算FIR濾波器的核心，因?yàn)镽AM查找表允許系數(shù)瞬時(shí)更新，在FPGA中沒(méi)有分布RAM要實(shí)現(xiàn)大規(guī)模的自適應(yīng)濾波器是不可能的。
　　在DSP應(yīng)用中，幾十億次的乘法累加要求許多結(jié)點(diǎn)能夠高速轉(zhuǎn)換，對(duì)于CMOS的IC工藝，這種轉(zhuǎn)換增加器件的交流功耗，所以，功耗常常成為限制因素，降低功耗也就特別重要，對(duì)于給定工藝的幾何尺寸，降低功耗的關(guān)鍵是縮短金屬連線(xiàn)的長(zhǎng)度來(lái)減少分布電容，達(dá)到至少降低兩倍的功耗．Xilinx FPGA器件采用分段布線(xiàn)的結(jié)構(gòu)來(lái)降低功耗，也使其DSP應(yīng)用帶來(lái)附加的特性。它允許在設(shè)計(jì)實(shí)現(xiàn)之前規(guī)定DSP核心的尺寸和性能，當(dāng)DSP核心裝配到—個(gè)大器件時(shí)得到相符的性能，并對(duì)任何規(guī)模的器件是相同的。
三、DSP的體系結(jié)構(gòu)和指令系統(tǒng)
　　1．TMS320C5000 DSP芯片的體系結(jié)構(gòu)
　　這一系列DSP包含有C54X、C540X、C54XX、C547X及C55X、OMAP等芯片，由CMOS集成電路制造的。C5000系列是一種改良型的哈佛結(jié)構(gòu)，并且具有芯片上的外圍、存儲(chǔ)器，以及特殊指令集，使得這個(gè)系列的DSP有很好的操作彈性與速度。而且哈佛結(jié)構(gòu)特有的數(shù)據(jù)與程序分離的做法，可以提高運(yùn)算的性能。C5000的執(zhí)行速度超過(guò)100MIPS，可達(dá)400MIPS的整體性能。
比起以前DSP芯片，TMS320C5000系列DSP芯片的體系在以下這些方面體現(xiàn)出它的總體性能：
　　（1）中央算術(shù)邏輯單元(CALU)
　　40bit算術(shù)及邏輯運(yùn)算單元(ALU)，40bit的累加器(Accumulator,ACC)，及40bit累加緩沖器(ACCB)；
　　16bit的并行邏輯單元(PLU)；
　　16×16bit并行乘法器及32bit乘積的能力；
　　單一周期乘/加(MAC)運(yùn)算能力；
　　8個(gè)輔助寄存器及一個(gè)專(zhuān)用的間接尋址(indirect Addressing)算術(shù)單元(ARAU)；
　　0到16bit快速左、右移寄存器及64bit的遞增式數(shù)據(jù)移位器(Data Shifter)
　　（2）存儲(chǔ)器
　　芯片內(nèi)快速雙存取存儲(chǔ)器(DARAM)
　　（3）224K×l6的超大尋址空間
　　數(shù)據(jù)存儲(chǔ)器——64K×l6；
　　程序存儲(chǔ)器——64K×l6；
　　輸出輸入口——64K×l6；
　　全局?jǐn)?shù)據(jù)存儲(chǔ)器——32K×l6
　　（4）芯片內(nèi)部外圍設(shè)備
　　TMS320C5000系列擁有各種的芯片內(nèi)外圍，無(wú)論是串行端口、并行端口、硬什定時(shí)器及中斷控制機(jī)制，都足以勝任各種應(yīng)用的需要。64K的并行 I／O端口，其中的16個(gè)可映射在數(shù)據(jù)存儲(chǔ)空間(Memory Mapped)，全雙工的同步串行口傳輸，以適合C5000與其他串行設(shè)備做直接溝通，區(qū)間式定時(shí)器(Timer)具有周期、控制、計(jì)數(shù)寄存器以適合程序的停止、啟動(dòng)、復(fù)位(Reset)，16個(gè)軟件可編程的等待周期發(fā)生器(Wait-state Generator)，以適合程序、數(shù)據(jù)及I／O、存儲(chǔ)器設(shè)備，提供外部DMA操作，PLL時(shí)鐘產(chǎn)生及Divide-by-one時(shí)鐘操作。另外， TMS320C5000系列芯片都內(nèi)置了JTAG掃描邏輯，讓?xiě)?yīng)用系統(tǒng)的開(kāi)發(fā)者可以利用簡(jiǎn)便的掃描式仿真器(Scan-based Emulator)進(jìn)行各種軟靜件的調(diào)試工作。
　　2．DSP芯片的指令系統(tǒng)
　　TMS320C5000系列中的指令系統(tǒng)由3個(gè)子系統(tǒng)構(gòu)成：
　　（1）七種尋址方式
　　TMS320C54x提供了7種基本的數(shù)據(jù)尋址方式：
　　立即尋址方式，指令中嵌有一個(gè)固定的立即數(shù)；
　　絕對(duì)地址尋址方式，指令中有一個(gè)固定的地址，指令按照此地址進(jìn)行數(shù)據(jù)尋址；
　　累加器尋址方式，將累加器內(nèi)的當(dāng)前值作為地址去訪(fǎng)問(wèn)程序存儲(chǔ)器中的單元；
　　直接尋址方式，指令中的7比特是一個(gè)數(shù)據(jù)頁(yè)內(nèi)的偏移地址，而所在的數(shù)據(jù)頁(yè)由數(shù)據(jù)頁(yè)；
　　指針DP或SP決定。該偏移量加上DP和SP的值決定了在數(shù)據(jù)存儲(chǔ)器中的實(shí)際地址；
　　間接尋址方式，按照輔助寄存器中的地址訪(fǎng)問(wèn)存儲(chǔ)器；
　　存儲(chǔ)器映射寄存器尋址方式，修改存儲(chǔ)器映射寄存器中的值，而不影響當(dāng)前DP或SP的值；
　　堆棧尋址方式，把數(shù)據(jù)壓入和彈出堆棧，堆棧尋址按照后進(jìn)先出原則進(jìn)行尋址。
　　（2）四種代數(shù)匯編指令
　　算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令和載入\存儲(chǔ)指令。具體指令在TI產(chǎn)品中都有列表，在此不再詳述。
　　（3）一些常用的匯編偽指令
　　匯編偽指令提供程序數(shù)據(jù)，控制匯編過(guò)程，用戶(hù)可以用它們來(lái)完成以下任務(wù)：將代碼和數(shù)據(jù)匯編到特定的段；為未初始化的變量保留存儲(chǔ)器的空間；控制展開(kāi)列表的形式；存儲(chǔ)器初始化；匯編條件塊；定義全局變量；指定匯編器可以獲得宏的特定庫(kù)；檢查符號(hào)調(diào)試信息。

參考文獻(xiàn)

1 曾義方. 信號(hào)與信息處理技術(shù) . 海南出版社. 2002年10月
2 朱銘鋯, 趙勇, 甘泉. DSP應(yīng)用系統(tǒng)設(shè)計(jì). 電子工業(yè)出版社.2002年10月
3 迎久. DSP的新發(fā)展. 電子產(chǎn)品世界. 2003年5期