圖1　檢測錄取的原理框圖

　　雷達(dá)的檢測錄取，前級送來和、仰角差、方位差三個通道數(shù)據(jù)，每個通道又包含I、Q兩個正交分量。檢測錄取的主要工作是對和支路回波信號進(jìn)行信號積累和門限判別，如發(fā)現(xiàn)目標(biāo)，則對仰角差支路和方位差支路的數(shù)據(jù)進(jìn)行通道修正和測角運(yùn)算，產(chǎn)生方位、仰角及距離的估值，數(shù)據(jù)結(jié)果錄取緩存后送數(shù)據(jù)處理機(jī)。下面對檢測準(zhǔn)則的判定及方位仰角的運(yùn)算作一簡述。

2.1　目標(biāo)檢測準(zhǔn)則的判定

　　目標(biāo)檢測器有多種類型，這里以相掃雷達(dá)為背景，用常規(guī)的二進(jìn)制檢測為例加以說明。檢測門限的選值應(yīng)保證在虛警概率P_fa一定的條件下，使檢測概率P_d最大。

(1)

(2)

式中：N為雷達(dá)掃描某波位的重復(fù)周期數(shù)，K為某距離單元判為有目標(biāo)至少必需具有的過第一門限的個數(shù)，即第二門限的值，P_d1為單次照射周期檢測概率，P_fa1為單次照射周期虛警概率。
　　從(1)、(2)式可以看出，檢測性能既和P_d1 、P_fa1有關(guān)，又和第二門限K的值有關(guān)。而P_d1 、P_fa1是由第一門限決定的，根據(jù)迭代法求出以上K的值。在實(shí)際過程中,也可用經(jīng)驗(yàn)公式表示為：

(3)

　　二進(jìn)制量化檢測的具體過程為對雷達(dá)掃描波位內(nèi)每個距離單元的所有重復(fù)周期過一次門限總數(shù)的統(tǒng)計，結(jié)果與K值比較，如大于等于K值，則判該距離上有目標(biāo)。

2.2　目標(biāo)方位及仰角的運(yùn)算

　　當(dāng)某距離上發(fā)現(xiàn)目標(biāo)后，就必須對目標(biāo)的角度進(jìn)行估值運(yùn)算。根據(jù)函數(shù)運(yùn)算得到目標(biāo)與波束中心偏移的仰角和方位增量及偏轉(zhuǎn)方向。
　　設(shè)第i個目標(biāo)采樣輸出值為：
　　I_Σ(i):和支路I通道第i個目標(biāo)輸出值，Q_Σ(i):和支路Q通道第i個目標(biāo)輸出值；I_Δα(i):方位差支路I通道第i個目標(biāo)輸出值，Q_Δα(i):方位差支路Q通道第i個目標(biāo)輸出值；I_Δβ(i):仰角差支路I通道第i個目標(biāo)輸出值，Q_Δβ(i):仰角差支路Q通道第i個目標(biāo)輸出值；K_Δα、K_Δβ：方位差、仰角差支路對和支路的增益修正系數(shù)；F_Δα〔x〕、F_Δβ〔y〕：方位、仰角的角敏函數(shù)。
　　以和支路對差支路進(jìn)行幅度歸一化，經(jīng)過通道修正后得到第i個目標(biāo)方位與波束中心偏移值為：

(4)

第i個目標(biāo)仰角與波束中心偏移值為：

(5)

　　偏移方向的確定：由于實(shí)際系統(tǒng)允許有一定相位誤差，當(dāng)(6)式的值小于90°時，偏移方向?yàn)橥�相�?6)式的值大于90°時，偏移方向?yàn)榉聪唷?/FONT>

(6)

　　檢測錄取經(jīng)過以上運(yùn)算，將形成的點(diǎn)跡信息送數(shù)據(jù)處理，由計算機(jī)進(jìn)行跟蹤處理。

3　多DSP的雷達(dá)檢測錄取器硬件的實(shí)現(xiàn)

3.1　ADSP21060芯片簡介

　　ADSP21060的主要特點(diǎn)：
　　^.獨(dú)立的并行運(yùn)算單元：ALU乘法器、加法器和移位器都執(zhí)行支持IEEE32位單精度浮點(diǎn)數(shù)的數(shù)據(jù)格式，運(yùn)算全部為單周期指令，采用四級流水結(jié)構(gòu)取指令運(yùn)算，其浮點(diǎn)運(yùn)算周期達(dá)到25ns～50ns，三部分可并行處理。
　　^.片內(nèi)雙口SRAM：有4Mbit的片內(nèi)SRAM，一個周期可同時完成讀出與寫入操作，可用于不同的代碼和數(shù)據(jù)存儲，可隨機(jī)配置16位或32位、48位字寬和深度。
　　^.DMA總線結(jié)構(gòu)：10個DMA通道，可設(shè)置成2個串口、4個連接口、4個外部并口格式。
　　^.可在時鐘為20M-40M的速率下運(yùn)行。
　　^.哈佛結(jié)構(gòu)總線：雙數(shù)據(jù)線，程序指令，輸入/輸出口全并行運(yùn)行。

3.2　系統(tǒng)硬件組成

　　從通用性考慮，采用ADSP21060芯片與大規(guī)�？删幊蘁PGA及少量外圍芯片組合一個高速檢測錄取單元。三坐標(biāo)雷達(dá)一般有3個通道6路數(shù)據(jù)，分別為和支路（I、Q）、仰角差支路（I、Q）和方位差支路（I、Q）。如每個DSP處理單元接收處理一個通道的數(shù)據(jù)，則一部三坐標(biāo)雷達(dá)只要三個DSP處理單元即可解決其檢測錄取的數(shù)據(jù)輸入，目標(biāo)回波信息錄取緩存后，數(shù)據(jù)通過另一單元送出（圖2）。四個處理單元的數(shù)據(jù)總線、地址總線、DMA總線、HOST界面并接即可實(shí)現(xiàn)一多DSP芯片系統(tǒng)。ADSP21060的HOST接口允許在使用少量附加硬件的情況下，完成芯片與標(biāo)準(zhǔn)微處理總線的連接，支持同步和異步數(shù)據(jù)傳送，采用握手信號REDY來識別每一次傳送的結(jié)束。HOST可以訪問任何掛在總線上的芯片，這些芯片可以用芯選信號來選，又可采用存儲器映射的方法。對于每片ADSP21060，均有10個DMA通道可設(shè)置，實(shí)現(xiàn)各處理單元間的數(shù)據(jù)傳送。不論雷達(dá)檢測錄取內(nèi)容如何變化，均可通過軟件的編程來完成其功能。如雷達(dá)增加匿影通道等，可級聯(lián)增加DSP處理單元。

圖2　雷達(dá)檢測錄取的實(shí)現(xiàn)

　　高速檢測錄取單元如圖3所示。在該單元內(nèi)EPROM提供DSP所需的指令及對FPGA的編程加載，F(xiàn)PGA可根據(jù)需要編程為對外控制與接口電路。 FPGA上的I/O口與DSP芯片的數(shù)據(jù)與地址總線相連，數(shù)據(jù)通過FPGA與DSP數(shù)據(jù)總線進(jìn)行交換，DSP芯片上的FLAG0～3可提供一些對外數(shù)據(jù)交換的控制信號。

圖3　高速檢測錄取單元框圖

3.3　系統(tǒng)DMA通道的定義

　　檢測錄取中各單元間的數(shù)據(jù)傳輸主要通過DMA總線進(jìn)行。傳統(tǒng)的中斷傳送方式是由CPU通過程序來傳送數(shù)據(jù)的，每次還要作保護(hù)斷點(diǎn)、保護(hù)現(xiàn)場等操作。這對高速外設(shè)和成組交換數(shù)據(jù)速度顯得太慢。DSP芯片所具有的DMA總線方式傳送數(shù)據(jù)，即直接存儲器存取方式，確保了雷達(dá)系統(tǒng)的高實(shí)時性要求。DMA方式傳送數(shù)據(jù)不通過CPU，而由外部設(shè)備和內(nèi)存直接交換數(shù)據(jù)。ADSP21060可以在內(nèi)部存儲器、外部存儲器與外設(shè)之間進(jìn)行DMA操作，也可以在內(nèi)部存儲器和串口或連接端口間作DMA。此時，CPU將總線控制權(quán)交給DMA控制器，CPU只需對DMA控制器進(jìn)行初始化，即該DMA通道的數(shù)據(jù)傳送方向（讀還是寫）、數(shù)據(jù)存取內(nèi)存的首地址、地址增量、傳送字節(jié)數(shù)等，大大提高了數(shù)據(jù)的傳送速率，節(jié)省了程序的運(yùn)行時間。檢測錄取各單元的DMA通道定義見表1。

表1　檢測錄取的DMA通道定義

DMA通道

主　要　作　用

檢測錄取
單元1

并口數(shù)據(jù)線

輸入

接收和支路（I、Q）數(shù)據(jù)

連接口0

輸出

向單元2送目標(biāo)和支路信息

檢測錄取
單元2

并口數(shù)據(jù)線

輸入

接收仰角差支路（I、Q）數(shù)據(jù)

連接口0

輸入

接收單元1來的目標(biāo)和支路信息

連接口1

輸出

向單元4送目標(biāo)仰角信息

檢測錄取
單元3

并口數(shù)據(jù)線

輸入

接收方位差支路（I、Q）數(shù)據(jù)

連接口0

輸入

接收單元1來的目標(biāo)和支路信息

連接口1

輸出

向單元4送目標(biāo)方位信息

檢測錄取
單元4

并口數(shù)據(jù)線

輸出

向數(shù)據(jù)處理送目標(biāo)回波數(shù)據(jù)

連接口0

輸入

接收單元2來的目標(biāo)仰角信息

連接口1

輸入

接收單元3來的目標(biāo)方位信息

4.1　軟件組成

　　檢測錄取軟件主要根據(jù)系統(tǒng)要求編寫相應(yīng)的程序，每個檢測錄取單元實(shí)現(xiàn)部分檢測錄取功能，各個模塊之間通過DMA通道實(shí)現(xiàn)數(shù)據(jù)傳輸。檢測錄取軟件主要分為以下幾部分：
　　^.檢測錄取單元1：檢測模塊；
　　^.檢測錄取單元2：仰角判別模塊；
　　^.檢測錄取單元3：方位判別模塊；
　　^.檢測錄取單元4：目標(biāo)錄取模塊。

4.2　軟件運(yùn)算速度的估算

　　從以上可以看出，雷達(dá)檢測錄取的數(shù)據(jù)處理過程基本是流水作業(yè)方式。從運(yùn)算量來看，顯然角度判別模塊的運(yùn)算量最大，它要對雷達(dá)回波的每個重復(fù)周期都作角度判別、極性判別、通道修正等處理，是系統(tǒng)處理的瓶頸。下面對雷達(dá)最高處理能力作一估算：
　　該雷達(dá)主要有搜索與跟蹤兩種工作方式，當(dāng)處于搜索方式時，前一級提供的最高數(shù)據(jù)速率假定為104MHz。在雷達(dá)工作整個作用距離內(nèi)非每個距離單元都有目標(biāo)，假定每波位目標(biāo)數(shù)不超過50個，相對于某重復(fù)周期內(nèi)每個目標(biāo)的角度判別運(yùn)算量最大約為600條單指令周期，則在最短重復(fù)周期下處理速度達(dá)到 10MIPS，可滿足系統(tǒng)要求。當(dāng)處于跟蹤方式，在最短重復(fù)周期下處理能力必須達(dá)到12MIPS以上。由此可見，雷達(dá)重復(fù)周期的長短及單周期內(nèi)目標(biāo)數(shù)的多少受DSP芯片處理速度的制約，即處理速度越快，就可在較短的重復(fù)周期內(nèi)對更多的目標(biāo)進(jìn)行角度處理。ADSP21060的處理能力最快能達(dá)到 40MIPS，因此滿足該雷達(dá)的處理速度要求。

4.3　程序流程框圖

　　圖4～6 給出了檢測模塊、仰角判別模塊及目標(biāo)錄取模塊的程序流程圖，方位判別模塊的框圖與仰角判別模塊相似，在此略去�？紤]到系統(tǒng)的實(shí)時性要求及程序的執(zhí)行效率，運(yùn)算量大的地方，如目標(biāo)檢測運(yùn)算、角度判別等，用匯編語言編寫。在高級語言編譯器的支持下，在運(yùn)算量不大的地方可采用高級語言。使用這種方法，既可縮短軟件開發(fā)的周期，提高程序的可讀性和可移植性，又能滿足系統(tǒng)實(shí)時運(yùn)算的要求。

圖4 檢測模塊程序框圖

圖5 仰角判別模塊程序框圖

圖6 目標(biāo)錄取模塊程序框圖

5　系統(tǒng)的仿真及調(diào)試

　　DSP高速處理單元可實(shí)現(xiàn)6片DSP的級聯(lián)，通過一個標(biāo)準(zhǔn)JATG口，用計算機(jī)對其中任一片DSP芯片實(shí)現(xiàn)仿真運(yùn)行。JATG具體接口如圖7所示。

圖7　多DSP芯片的系統(tǒng)仿真連接

6　結(jié)束語

　　隨著DSP技術(shù)的日臻成熟，它的應(yīng)用已滲透到了各個領(lǐng)域，在雷達(dá)檢測錄取中的使用，充分體現(xiàn)出了DSP芯片在數(shù)據(jù)處理上速度塊、體積小、靈活方便的優(yōu)點(diǎn)。本文采用了多DSP實(shí)現(xiàn)雷達(dá)的檢測錄取，在系統(tǒng)中采用了高集成度、高速高性能的芯片，加上靈活多變的可編程結(jié)構(gòu)，易于實(shí)現(xiàn)模塊化設(shè)計，但因其速度快，時鐘速率高達(dá)40MHz，在印制布線、系統(tǒng)接地設(shè)計、外設(shè)電纜的屏蔽等要充分考慮到電磁兼容性的影響。

作者簡介:錢　芳　工程師，1989年畢業(yè)于東南大學(xué)無線電工程系，獲學(xué)士學(xué)位。主要從事相控陣?yán)走_(dá)的控制、檢測與錄取技術(shù)研究。目前研究的重點(diǎn)是DSP芯片在雷達(dá)中的應(yīng)用。
　　　　　王　銳　1995年畢業(yè)于東南大學(xué)無線電工程系�，F(xiàn)在南京電子技術(shù)研究所從事信號處理研究工作。

作者單位:南京電子技術(shù)研究所　南京210013

參考文獻(xiàn)

　　1　ADSP-2106X SHARC User′s Manual. Analog Devices Inc.,1995
　　2　丁鷺飛，張平編.雷達(dá)系統(tǒng).西安：西北電訊工程學(xué)院出版社，1984
　　3　劉剛.同一波束內(nèi)多目標(biāo)角誤差信息提取技術(shù)及其精度分析.現(xiàn)代雷達(dá)，1998，20(3)：38～43
　　4　張雄偉編.DSP芯片的原理與開發(fā)應(yīng)用.北京：電子工業(yè)出版社，1997