摘要：文中討論了TiserSHARC DSP在信號處理系統(tǒng)中的幾個應用問題。介紹了多片TigerSHARC DSP芯片構(gòu)成的信號處理系統(tǒng)組成；估計了系統(tǒng)的運算量、所需的計算時間以及完成算法所需的DSP數(shù)目；討論了DSP復位波形的要求以及與CPLD配置芯片的關(guān)系；最后說明了DSP的電源供電和功耗的計算方法。
關(guān)鍵詞：TigerSHARC DSP；運算量；復位；功耗隨著人們對實時信號處理要求的不斷提高和大規(guī)模集成電路的迅速發(fā)展，作為數(shù)字信號處理核心和標志的數(shù)字信號處理器ＤＳＰ芯片得到了快速的發(fā)展和應用。本文將介紹Ａｎａｌｏｇ Ｄｅｖｉｃｅ公司的一款ＤＳＰ－ＴｉｇｅｒＳＨＡＲＣ在信號處理系統(tǒng)中的應用，并將對設計中的一些問題進行討論說明。
１ 系統(tǒng)設計及各部分功能簡介
圖１所示是一個信號處理系統(tǒng)的硬件框圖。實際上，為了簡化系統(tǒng)硬件，減少ＤＳＰ片間連線，該系統(tǒng)的６個ＤＳＰ以松耦合的鏈路方式進行連接。首先由ＤＳＰ１通過外部ＤＭＡ方式讀入中頻解調(diào)后的Ｉ、Ｑ路數(shù)據(jù)，并由ＤＳＰ１對讀入數(shù)據(jù)進行脈沖壓縮匹配濾波，脈沖壓縮后進行二次對消，以消除固定雜波。再由ＤＳＰ１將處理后的數(shù)據(jù)按距離單元段通過鏈路口０、１分別發(fā)送給ＤＳＰ２、ＤＳＰ４。ＤＳＰ２、ＤＳＰ４主要進行目標檢測ＭＴＤ，并采用滑窗加權(quán)ＦＦＴ實現(xiàn)窄帶多譜勒濾波器組。當ＤＳＰ２、ＤＳＰ４完成ＭＴＤ后 再將對應每個距離單元的１６個輸出數(shù)據(jù)通過鏈路口分別送到ＤＳＰ３和ＤＳＰ５。之后，由ＤＳＰ３、ＤＳＰ５先進行求模運算，再進行恒虛警計算。ＤＳＰ３、ＤＳＰ５處理后的數(shù)據(jù)經(jīng)鏈路口傳輸?shù)剑模樱校叮冢模樱校督拥皆撔盘柡�，先對距離單元內(nèi)１６個輸出進行門限處理，并選擇其中最小雜波剩余值作為本單元的輸出。門限處理后，ＤＳＰ６還應完成視頻積累，視頻積累采用累加求平均的方式，這樣可以避免反饋積累的拖尾現(xiàn)象。視頻數(shù)據(jù)以ＤＭＡ方式通過外部口送出，并分別加到Ｄ／Ａ與ＤＳ９６Ｆ１７２等輸入端，前者產(chǎn)生模擬視頻，后者以差分形式送到顯示單元。
圖1
２�。裕椋纾澹颍樱龋粒遥� ＤＳＰ簡介
ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ是一款高性能的靜態(tài)超標量數(shù)字信號處理器，該處理器專為大的信號處理和通信任務而在結(jié)構(gòu)上進行了優(yōu)化。由于該處理器將非常寬的存儲帶寬和雙運算模塊結(jié)合在一起，從而建立了數(shù)字信號處理器性能的新標準。ＴｉｇｅｒＳＨＡＲＣ靜態(tài)超標量結(jié)構(gòu)使ＤＳＰ每周期能夠執(zhí)行多達４條指令、２４個１６－ｂｉｔ定點運算和６個浮點運算。
該ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件在三條相互獨立的１２８ｂｉｔ寬度的內(nèi)部數(shù)據(jù)總線中，每條可連接三個２Ｍｂｉｔ內(nèi)部存儲器中的一個，并可提供４個字的數(shù)據(jù)、指令及Ｉ／Ｏ訪問和１２Ｇｂｙｔｅｓ／ｓ的內(nèi)部存儲器帶寬。當其運行在２５０ＭＨｚ時，ＡＤＳＰ－ＴＳ１０１Ｓ的內(nèi)核指令周期為４ｎｓ，同時可以提供２０億次的４０ｂｉｔ ＭＡＣ運算或者５００萬次８０ｂｉｔ ＭＡＣ運算。
ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ器件的主要性能如下：
●最高運行速度為２５０ＭＨｚ，指令周期為４ｎｓ；
●帶有６Ｍｂｉｔｓ片內(nèi)ＳＲＡＭ；
●帶有雙運算模塊每個內(nèi)部包含有一個ＡＬＵ、一個乘法器、一個移位器和一個寄存器組；
●具有一個外部端口、４個鏈路口和可編程標志引腳、ＳＤＲＡＭ控制器和２個定時器；
●與用于片上仿真的ＩＥＥＥ１１４９．１標準的ＪＴＡＧ接口兼容；
●可通過共享總線無縫連接多達８個Ｔｉｇｅｒ-ＳＨＡＲＣ ＤＳＰ的片內(nèi)總線仲裁。
３ 系統(tǒng)運算量分析及計算時間估計
根據(jù)信號處理任務，下面具體分析系統(tǒng)各組成部分的運算量，并估計所需的時間，并確定完成算法所需的ＤＳＰ數(shù)目（總信號處理周期小于１０００μｓ）。
３．１ 脈沖壓縮
圖２所示是采用ＦＦＴ技術(shù)實現(xiàn)脈沖壓縮濾波的算法框圖。若總距離單元數(shù)為１２００，則需做２０４８點復數(shù)ＦＦＴ。當２０４８點復數(shù)ＦＦＴ完成后，還必須和預先存儲好的匹配濾波器系數(shù)Ｈｋ相乘。一般需要做２０４８個復數(shù)乘法，相乘結(jié)果還需做２０４８點復數(shù)ＩＦＦＴ以獲得脈沖壓縮結(jié)果。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做２０４８點復數(shù)ＦＦＴＩＦＦＴ大約需要１００μｓ工作在２５０ＭＨｚ。因此，可以充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運算塊和單指令多數(shù)據(jù)ＳＩＭＤ特點同時進行兩個距離單元的復數(shù)乘法，這種方法完成２０４８個復數(shù)乘法僅需２５μｓ。
固定雜波對消可以采用二次對消器來實現(xiàn)，其差分方程為：
ｙ（ｎ）＝ｘ（ｎ）－２ｘ（ｎ－１）＋ｘ（ｎ－２）
對于每個距離單元，它都需要取三個數(shù)、做兩個減法、一個加法并存儲一個數(shù)，這樣，完成１２００個距離單元的二次對消大約需要２５μｓ。因此，脈沖壓縮和固定雜波二次對消只需要一片ＤＳＰ便可完成，而且還有較多時間富余。
３．２ 動目標檢測（ＭＴＤ）
用ＦＦＴ實現(xiàn)窄帶多譜勒濾波器組時，為了降低旁瓣，可在系統(tǒng)中采用滑窗加權(quán)ＦＦＴ的方法，權(quán)系數(shù)為海明權(quán)，即：
Ｓ（ｋ）＝ＦＦＴ{Ｓ(ｎ)Ｗ(ｎ)} �。睿剑�,１,２,…Ｎ－１
其中Ｓ(ｎ)為雷達回波序列,而Ｗ(ｎ)則可用下式表示：
Ｗ(ｎ)＝０．５４－０．４６ｃｏｓ[２πｎ／（Ｎ－１）]
�。睿剑�,１,２,…Ｎ－１
ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做１６點加權(quán)復數(shù)ＦＦＴ大約需要８０個指令周期０．３２μｓ，因此，當距離單元數(shù)為１２００時，共需３８４μｓ。這樣，此滑窗多譜勒濾波器組考慮到運算的輔助操作僅需要兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ就可實現(xiàn)并行處理，且還有較多的富余時間。
３．３ 求模
求模可采用如下近似公式：
一般情況下，求模須對每個距離單元的１６個通道ＦＦＴ輸出進行運算。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ做一個１６通道的求模運算需要０．５μｓ，距離單元數(shù)為１２００時，共需６００μｓ故可由兩片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ并行處理。
３．４ 恒虛警
恒虛警算法框圖如圖３所示。
該算法可充分利用ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的雙運算模塊，同時并行處理兩個距離單元的兩個通道，完成１２００個距離單元的１６個通道的恒虛警計算共需５００μｓ，故可用ＤＳＰ３和ＤＳＰ４并行處理。
３．５ 積累
積累可采用簡單累加求平均的方式，由于其計算量較少，因此，用一片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ實現(xiàn)仍有較大時間富余。
綜上所述，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構(gòu)成的高速信號處理系統(tǒng)總共僅需６片ＤＳＰ，即可對不同的距離單元段進行并行處理。
４ ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ特殊的復位方式
ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ的上電復位波形較為特殊，在設計時應充分重視，建議采用ＣＰＬＤ實現(xiàn)其復位。上電復位波形要求如圖４所示。但應注意以下幾點：
（１）ｔＳＴＡＲＴ＿ＬＯ在供電穩(wěn)定之后必須至少大于１ｍｓ
（２）ｔＰＵＬＳＥ１＿ＨＩ必須大于５０個系統(tǒng)時鐘周期，同時小于１００個系統(tǒng)時鐘周期；
（３）ｔＰＵＬＳＥ２＿ＬＯ 必須大于１００個系統(tǒng)時鐘周期。
（４）在ＤＳＰ上電后，如需正常復位，其低電平持續(xù)時間必須大于１００個系統(tǒng)時鐘周期。
本系統(tǒng)采用ＥＰ１Ｋ５０產(chǎn)生上電復位波形和時序控制。由于ＥＰ１Ｋ５０需要一個配置芯片，而且它和ＤＳＰ存在一個上電先后的問題。也就是說，在上電后，如果ＣＰＬＤ芯片完成配置文件的讀入時，ＤＳＰ仍未上電穩(wěn)定，則應充分延長Ｔｓｔａｒｔ＿ｌｏ的低電平時間，以避免ＤＳＰ上電未穩(wěn)定而ＣＰＬＤ上電波形已結(jié)束。因此，應保證ＤＳＰ上電穩(wěn)定先于ＣＰＬＤ芯片配置文件的讀入，此問題在系統(tǒng)設計時應予以充分重視，否則ＤＳＰ將無法正常工作。
５ 電源供電及功耗估計
ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ有三個電源，其中數(shù)字３．３Ｖ為Ｉ／Ｏ供電；數(shù)字１．２Ｖ為ＤＳＰ內(nèi)核供電；模擬１．２Ｖ為內(nèi)部鎖相環(huán)和倍頻電路供電。ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ要求數(shù)字３．３Ｖ和１．２Ｖ應同時上電。若無法嚴格同步，則應保證內(nèi)核電源１．２Ｖ先上電，Ｉ／Ｏ電源３．３Ｖ后上電。本系統(tǒng)在數(shù)字３．３Ｖ輸入端并聯(lián)了一個大電容，而在數(shù)字１．２Ｖ輸入端并聯(lián)了一個小電容，其目的就是為了保證３．３Ｖ充電時間大于１．２Ｖ充電時間，以便很好地解決電源供電先后的問題。
５．１ 內(nèi)核功耗估計
內(nèi)核最大電流為１．２７７Ａ，該電流是ＤＳＰ進行單指令多數(shù)據(jù)（ＳＩＭＤ）方式下，４個１６位定點字乘加與兩個四字讀取并行操作以及進行由外部口到內(nèi)部存儲器ＤＭＡ操作所需的電流。實際上，ＤＳＰ內(nèi)核電流大小還和內(nèi)核工作頻率有關(guān)，圖５所示是其內(nèi)核電流與頻率的關(guān)系曲線。因此，供給ＤＳＰ內(nèi)核電流可根據(jù)不同的并行處理任務和內(nèi)核工作頻率來確定。若并行處理較少，工作頻率低，所需電流就小。這樣，最大內(nèi)核功耗為：
ＰＤＤ＝ＶＤＤ×ＩＤＤ＝１．２×１．２７７＝１．５３４Ｗ
５．２ 外部口功耗估計
外部口的功耗（對ＶＤＤ－ＩＯ）主要是輸出引腳(例如數(shù)據(jù)線的某個位由高到低，或由低到高) 轉(zhuǎn)換的功率消耗，而且該功耗與系統(tǒng)無關(guān)。由于這種轉(zhuǎn)換的外部平均電流為０．１３７Ａ，因此，功耗為：
ＰＤＤ＿ＩＯ＝０．１３７０Ａ×３．３Ｖ＝０．４５Ｗ
６ 結(jié)束語
本文介紹了多片ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ在實時信號處理系統(tǒng)中的應用。該系統(tǒng)充分利用了ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ高速的運算能力及數(shù)據(jù)吞吐量，可對不同的距離單元段進行并行處理。文中分析了系統(tǒng)的運算量、所需計算時間以及完成算法所需的ＤＳＰ數(shù)，并且討論了ＤＳＰ應用過程中的復位，電源設計和功耗問題，因而具有一定的工程指導意義。實踐表明，由ＴｉｇｅｒＳＨＡＲＣ ＤＳＰ構(gòu)成的系統(tǒng)硬件結(jié)構(gòu)簡單，軟件編寫容易，且成本較低。目前該系統(tǒng)已成功用于某雷達系統(tǒng)。
66821730(技術(shù)支持)
