| 符 號 | 參 數(shù) | 最小值 | 最大值 |
| tCR tRDH tCDH tPRW tAR tAC | CS下降沿到RD下降沿 RD上升沿到數(shù)據(jù)保持 CS上升沿到數(shù)據(jù)保持 RD低電平時間 RD下降沿到地址有效 RAM訪問時間 | 1ns 5ns 3ns 28ns 1ns | 31ns 3ns 12ns |
SL11R擴展外部SRAM或EPROM時,可以設定等待周期,最長可設定7個等待周期,每個等待周期時間為31ns（PCLK=32MHz時）,這樣SL11R就可以擴展價格低廉的低速EPROM和SRAM存儲器。
選擇SRAM的速度主要應該由CS的低電平脈沖寬度決定：
tAC=tCR+tRDH-tCDH+等待周期時間
筆者經(jīng)實驗得到常見的SRAM需要設定的等待周期數(shù),見表3。從表3的數(shù)據(jù)可知,一般SRAM的速度可以達到標稱值,如PCLK為32MHz,100ns SRAM的等待周期為2,這時tAC=1+28+5-3+2×31=93ns。
表3 常見SRAM等待周期設定
| 100ns SRAM | 70ns SRAM | 15ns SRAM | 12ns SRAM | |
| PCLK=32MHz PCLK=48MHz | 2 3 | 1 2 | 0 0 | 0 0 |
3.2 動態(tài)存儲器的速度
EDO DRAM的讀寫速度有兩種情況：一種是隨機讀寫;另一種是快速頁面讀寫。SL11R隨機讀取DRAM的時序見圖6,參數(shù)見表4。
表4 SL11R讀DRAM參數(shù)
| PCLK | tRC | 1RAS | tCAS | tRAC | tOAC |
| 32MHz | 150ns | 80ns | 20ns | 80ns | 20ns |
| 48MHz | 100ns | 53ns | 13ns | 53ns | 13ns |
