由表1可以看出,單鎖相環(huán)整數(shù)分頻器應(yīng)為首選。

為達(dá)到相噪最小化的目的,在選用鎖相環(huán)IC時,筆者著重考察了1Hz歸一化鑒相器噪聲的指標(biāo)。理論上,該參數(shù)是在鑒相頻率為1Hz時的鑒相器引起的相位噪聲。它是基于參考頻率源、分頻器和VCO對于帶內(nèi)噪聲的貢獻(xiàn)一般遠(yuǎn)小于鑒相器噪聲的實際情況而設(shè)定的一個技術(shù)指標(biāo)。

相位噪聲=(1Hz歸一化鑒相器噪聲)+10·log（比較頻率）+20·log（反饋支路分頻比N）

在National Semiconductor所有的單環(huán)數(shù)分頻的鎖相環(huán)芯片中,LMX2347的1Hz歸一化鑒相器噪聲值最低,為-220dBc/Hz,而其他芯片一般在-210dBc以上。計算機(jī)仿真結(jié)果表明,當(dāng)1Hz一化鑒相器噪聲的值為-210dBc時,其相應(yīng)EVM值為2.9%,而在-220dBc時為1.06%（比較頻為2.5MHz時）。因此,選擇LMX2347成為必然。

b.分頻比的確定

由于本項目的信道寬度為2.5MHz,因此理想的比較頻率應(yīng)為2.5MHz。此時,分頻比N為1470/2.5=588,但LMX2347僅能產(chǎn)生992到32767范圍內(nèi)的連續(xù)分頻比,因此,決定選擇比較頻率為1.25MHz。做出該選擇副作用是由于N值的增加,整體相噪會增加3dB。即使LMX2347的相噪特性下降3dB,其整體特性仍至少優(yōu)于其他芯片-210-（-220）-3dB=7dB。而且實際仿真表明,當(dāng)比較頻率為1.25MHz時,EVM為1.66%,仍舊滿足設(shè)計要求。

3.3 VCO的選取與指標(biāo)設(shè)定

相位噪聲是VCO設(shè)計的關(guān)鍵指標(biāo)。由公式（5）求得合理的VCO在10kHz上的相噪為-95dBc/Hz。

其中,k為相位噪聲譜中帶內(nèi)最低相噪密度,單位是dBc/Hz,p是帶內(nèi)峰值相噪。

為減小VCO輸入電容對環(huán)路濾波器的影響,規(guī)定其輸入電容應(yīng)小于10pF。

圖3 PLL仿真結(jié)果

4 電路設(shè)計與仿真

為了方便電路的設(shè)計與調(diào)試,筆者編寫了一套ADSPLL仿真程序。該程序可以靈活地選擇濾波器階數(shù),并可在每次參數(shù)變化后一性給出與該次變化相對應(yīng)的相噪、雜散、相位余量等參數(shù),使設(shè)計者在器件值變化后可了解PLL的整體特性。

仿真軟件以環(huán)路濾波器Z參數(shù)中的Z21代表環(huán)路增益,從而使得環(huán)路濾波器拓?fù)浣Y(jié)構(gòu)可以隨便調(diào)整。另外,由于ADS軟件自身的優(yōu)點(diǎn),該仿真軟件可以對任何指標(biāo)進(jìn)行參數(shù)優(yōu)化,從而得出最優(yōu)的電路參量。在相位噪聲方面,該仿真程序考慮了1Hz鑒相器相噪、VCO相噪以及環(huán)路濾波器各電阻所引入的噪聲�？傇肼暈楦鞑糠衷肼曉赑LL輸出端的疊加,如（6）式。

TotalNoise(f)=10log(10PLLNoise(f)/10+10CCONoise(f)/10+10R2-Nsise(f)/10+10R3_Noise(f)/10+10R4_Noise(f)/10+10TotolSpur(f)/10) (6)

該程序給出了PLL電路的開環(huán)增益及相位變化。相位余量對應(yīng)于增益為0dB時的相位變化�？紤]到本振源對ACPR參數(shù)的影響,在該仿真程序中加入比較頻率上的雜散噪聲。

PLL IC的雜散噪聲由漏電雜散噪聲（Leakage Spur）和脈沖雜散噪聲（Pulse Spur）構(gòu)成,其計算公式分別為：

LeakageSpur=BaseLeakageSpur+20log(LeakageCurrent/kφ)+SpurGain （7）

PulseSpur=BasePulseSpur+SpurGain+40log(Fcomp/1·Hz) （8）

其中,BaskLeakageSpur為常量16dBc,LMX2347的BasePulseSpur為-322dBc,SpurGain為雜散頻點(diǎn)上的環(huán)路增益,Leakage為電荷泵在三態(tài)高阻上的漏電流,Kφ為鑒相增益,Fspur為雜散頻點(diǎn)的頻率。

為增強(qiáng)對雜散噪聲抑制以提高鄰道抑制（ACPR）性能,并考慮到1.25MHz的比較頻率,本設(shè)計采用4階環(huán)路濾波器,在仿真過程中主要以雜散噪聲抑制為優(yōu)化目標(biāo),優(yōu)化仿真結(jié)果如圖3,其中標(biāo)“□”的線為閉環(huán)增益與相位響應(yīng),標(biāo)“×”的線為開環(huán)響應(yīng)�！啊稹本�為總相位噪聲。

（1）相位噪聲參數(shù)：根據(jù)仿真生的相噪密度,求得PLL電路產(chǎn)生的RMS Phase error=0.95°,EVM為1.66%<2%,滿足指標(biāo)要求;

（2）定時間：664.5μs;

（3）穩(wěn)定性：相位余量32°;

（4）2.5MHz上相噪與雜散之和為-157.4,可見該本振源的雜散噪聲對2.5MHz上的ACPR影響極小。

以上方法可以廣泛應(yīng)用于各種寬帶CDMA（如WCDMA、CDMA2000等）通信電路的設(shè)計。