B5（nSoe）：系統(tǒng)輸出使能端,低電平有效;
B6（nScs<1>）：系統(tǒng)片選引腳,低電平有效;
B7（Sdata<0>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
B8（Sdata<5>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
B9（Sdata<13>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
B10（Bsio_data_in）：串行I/O口數(shù)據(jù)輸入;
B11（Bsio_data_out）：串行I/O口數(shù)據(jù)輸出;
C1（OpVDD）：系統(tǒng)I/O電源;
C2（Sdata<1>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
C3（Sdata<2>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
C4（Hst_uart_rts）：串行主機(jī)接口發(fā)送準(zhǔn)備好;
C5（Hst_uart_rxd）：串行主機(jī)接口接收數(shù)據(jù)端;
C6（Sdata<12>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
C7（Sdata<10>）;系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
C8（Sadd<3>）：系統(tǒng)地址（19位總線(xiàn)）;
C9（Sdata<15>）：系統(tǒng)數(shù)據(jù)端;
C10（Bsio_ss）：串行I/O口從機(jī)選擇;
C11（Gpio<0>）：通用I/O口;
D1（GND）：公共接地引腳;
D2（nSub）：系統(tǒng)高位,低電平有效;
D3（Sadd<18>）：系統(tǒng)地址（19位總線(xiàn)）;
D4（Sdata<9>）：系統(tǒng)數(shù)據(jù)（15位總線(xiàn)）;
D5（Hst_uart_txd）：串行主機(jī)接口數(shù)據(jù)發(fā)射端;
D6（Sdata<3>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
D7（Sdata<8>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
D8（Sdata<6>）：系統(tǒng)數(shù)據(jù)端（15位總線(xiàn)）;
D9（Gpio<1>）：通用I/O口;
D10（Gpio<2>）：通用I/O口;
D11（GND）：公共接地端;
E1（LaVDD）：芯片電源端;
E2（U1cts）：UART1發(fā)送清零;
E3（U1txd）：UART1數(shù)據(jù)發(fā)送;
E4（Sadd<0>）：系統(tǒng)地址（19位總線(xiàn)）;
E5（PLL_at1）：鎖相環(huán)1模擬測(cè)試引腳;
E6（nScs<0>）：系統(tǒng)片選引腳,低電平有效;
E7（Sdata<4>）：系統(tǒng)數(shù)據(jù)（15位總線(xiàn)）;
E8（Gpio_<3>）：通用I/O口或芯片USB喚醒輸出引腳;
E9（Gpio<4>）：通用I/O口或芯片USB HPWR輸出引腳;
E10（Gpio<5>）：通用I/O口或芯片USB HPWR輸入引腳;
E11（LaVDD）：微處理器電源端;
F1（GND）：公共接地端;
F2（Lin_pcm_in）：16-bit線(xiàn)性PCM輸入數(shù)據(jù)流;
F3（U1rxd）：UART1數(shù)據(jù)接收端;
F4（U1rts）：UART1發(fā)送準(zhǔn)備好;
F5（Lin_pcm_out）：16-bit線(xiàn)性PCM輸出數(shù)據(jù)流;
F6（Gpio<6>）：通用I/O或外部中斷2;
F7（Sdata<14>）：系統(tǒng)數(shù)據(jù)（15位總線(xiàn)）;
F8(Gpio<7>)：通用I/O或外部中斷1;
F9（Sdata<7>）：系統(tǒng)數(shù)據(jù)（15位總線(xiàn)）;
F10（Swait）：系統(tǒng)等待;
F11（OpVDD）：系統(tǒng)I/O電源;
G1（La VDD）：芯片電源引腳;
G2（Lin_pcm_clk）：16-bit線(xiàn)性PCM時(shí)鐘主輸出/從輸入;
G3（Lin_pcm_frm）：16-bit線(xiàn)性PCM幀同步主輸出/從輸入;
G4（Tdo_bdiag_2）：ICE測(cè)試數(shù)據(jù)輸出或者Xdiag<2>輸出;
G5（Tck_bdiag-0）：ICE測(cè)試時(shí)鐘輸入或者Xdiag<0>輸出;
G6（Ri_txd）：無(wú)線(xiàn)電數(shù)據(jù)發(fā)射端;
G7（Ri_rx_act）：無(wú)線(xiàn)電數(shù)據(jù)解調(diào)接收端;
G8（Sadd<6>）：系統(tǒng)地址（19位總線(xiàn)）;
G9（Sadd<2>）：系統(tǒng)地址（19位總線(xiàn)）;
G10（Sadd<7>）：系統(tǒng)地址（19位總線(xiàn)）;
G11（GND）：公共接地引腳;
H1（OpVDD）：系統(tǒng)I/O電源;
H2（Tdi_bdiag_1）：ICE測(cè)試數(shù)據(jù)輸入或者Xdiag<1>輸出;
H3（Tms_bdiag_3）：ICE掃描測(cè)試模式輸入或者Xdiag<3>輸出;
H4（Sadd<8>）：系統(tǒng)地址（19位總線(xiàn)）;
H5（Ri_tx_en）：無(wú)線(xiàn)電發(fā)射使能;
H6（Ri_spi_clk）：無(wú)線(xiàn)電串行接口時(shí)鐘;
H7（Ri_spi_en）：無(wú)線(xiàn)電串行接口使能;
H8（Hest）：測(cè)試使能端;
H9（Sadd<4>）：系統(tǒng)地址（19位總線(xiàn)）;
H10（Sadd<17>）：系統(tǒng)地址（19位總線(xiàn)）;
H11（nSreset）：系統(tǒng)復(fù)位端,低電平有效;
J1（Sadd<14>）：系統(tǒng)地址（19位總線(xiàn)）;
J2（Sadd<10>）系統(tǒng)地址（19位總線(xiàn)）;
J3（nTrst）：Xpins/diag模式或ICE復(fù)位和ARM/UIM測(cè)試模式,低電平有效;
J4（Sadd<11>）：系統(tǒng)地址（19位總線(xiàn)）;
J5（Ri_rx_en）：無(wú)線(xiàn)電接收使能;
J6（Ri_spi_misod）：無(wú)線(xiàn)電串行接口數(shù)據(jù)輸入;
J7（Lp_clk_in）：3.2kHz時(shí)鐘輸入,用于藍(lán)牙休眠定時(shí);
J8（SubGND）：芯片接地端;
J9（nICE）：Xpins/diag模式或ICE模式,低電平有效;
J10（Ear_minus）：CODEC（多媒體數(shù)字信號(hào)編解碼器）耳機(jī)聽(tīng)筒音頻差分輸出負(fù)端;
J11（Ear_plus）：CODEC（多媒體數(shù)字信號(hào)編解碼器）耳機(jī)聽(tīng)筒音頻差分輸出正端;
K1（Sadd<9>）：系統(tǒng)地址（19位總線(xiàn)）;
K2（Sadd<13>）：系統(tǒng)地址（19位總線(xiàn)）;
K3（nSwe<1>）：系統(tǒng)寫(xiě)使能引腳;
K4（Sadd<16>）：系統(tǒng)地址（19位總線(xiàn)）;
K5（OpVDD2）：系統(tǒng)無(wú)線(xiàn)電接口電源;
K6（GND）：公共接地引腳;
K7（LaVDD）：芯片電源引腳;
K8（Ri_reset_O）：系統(tǒng)無(wú)線(xiàn)電復(fù)位引腳;
K9（Mic_plus）：CODEC（多媒體數(shù)字信號(hào)編解碼器）麥克風(fēng)音頻差分正輸入端;
K10（VREF）：音頻CODEC（多媒體數(shù)字信號(hào)編解碼器）VREF濾波電容接入端,使用時(shí)應(yīng)在該端與地之前接一個(gè)100nF的電容器;
K11（VDDP）：CODEC（多媒體數(shù)字信號(hào)編解碼器）輸出放大器模擬電源;
L1（SubGND）：芯片接地端;
L2（nSwe<0>）：系統(tǒng)寫(xiě)入使能;
L3（Sadd<15>）：系統(tǒng)地址（19位總線(xiàn)）;
L4（Sadd<12>）：系統(tǒng)地址（19位總線(xiàn)）;
L5（Ri_rxd）：無(wú)線(xiàn)電數(shù)據(jù)接收端;
L6（Ri_spi_misod）：無(wú)線(xiàn)電串行接口數(shù)據(jù)輸出;
L7（Clk_in）：系統(tǒng)時(shí)鐘輸入;
L8（AVDD）：CODEC模擬電源端;
L9（Mic_minus）：CODEC（多媒體數(shù)字信號(hào)編解碼器）麥克風(fēng)音頻差分負(fù)輸入端;
L10（SubGND）：芯片接地端;
L11（GNDp）：CODEC輸出放大器接地端。
4 內(nèi)部結(jié)構(gòu)
圖2所示是MT1020A的內(nèi)部結(jié)構(gòu)框圖。它由嵌入式微處理器和藍(lán)牙基帶外圍電路兩大部分組成,可使用5MHz的內(nèi)部時(shí)鐘。微處理器內(nèi)核采用2V電壓供電,內(nèi)部帶有硬件解碼電路,且支持DMA傳輸。
4.1 藍(lán)牙基帶外設(shè)
MT1020A的基帶外圍電路主要由主機(jī)接口、總線(xiàn)接口、藍(lán)牙鏈路控制器、12kB緩沖RAM、隊(duì)列管理器、音頻編解碼器以及音頻和其它通信接口電路功能塊組成。該部分可用最小的軟硬件開(kāi)銷(xiāo)完成各種重要的藍(lán)牙系統(tǒng)操作。
基帶外圍電路中的總線(xiàn)接口主要用于完成微處理器與基帶外圍電路之間的各種通信,而外圍電路內(nèi)部各部分之間的數(shù)據(jù)傳輸則使用外圍電路中的BT總線(xiàn)來(lái)完成。鍵路控制器用來(lái)完成與外部無(wú)線(xiàn)收發(fā)器之間的通信,以實(shí)現(xiàn)數(shù)據(jù)發(fā)送時(shí)的裝配、加同步字、幀頭和CRC校驗(yàn)以及數(shù)字接收時(shí)的解碼和檢錯(cuò)等。緩沖RAM是專(zhuān)門(mén)存儲(chǔ)藍(lán)牙數(shù)據(jù)包和變量的存儲(chǔ)器,容量為12kB。隊(duì)列管理器可實(shí)現(xiàn)緩沖RAM與鏈路控制器以及主機(jī)接口與音頻或其它通信接口之間的DMA傳輸。音頻解碼器是一個(gè)全雙工的解碼器,內(nèi)含麥克風(fēng)放大器和耳機(jī)驅(qū)動(dòng)器,其中的數(shù)字轉(zhuǎn)換器可進(jìn)行線(xiàn)性PCM、A律PCM、μ律PCM和CVSD間的相互轉(zhuǎn)換。
4.2 嵌入式微控制器內(nèi)核
MT1020A中嵌入式微控制器主要由ARM7TDMI微處理器、外設(shè)控制器、串行I/O、中斷控制器、定時(shí)/計(jì)數(shù)器、DMA控制器、通用異步收發(fā)器以及系統(tǒng)存儲(chǔ)器等部分組成。
ARM7TDMI微處理器是一個(gè)高性能的嵌入式CPU,它功耗低,運(yùn)算速度快,內(nèi)含Thumb指令碼器,可支持16位指令,同時(shí)支持調(diào)試和快速乘法等功能,并可通過(guò)模塊互交總線(xiàn)與基功能模塊進(jìn)行數(shù)據(jù)交換;外圍控制器是MT1020A中內(nèi)部總線(xiàn)和外部總線(xiàn)進(jìn)行通信的主要通道,它可動(dòng)態(tài)調(diào)整總線(xiàn)寬度,并產(chǎn)生訪(fǎng)問(wèn)外設(shè)的控制信號(hào);串行I/O用來(lái)連接各種串行接口器件;中斷控制器可用來(lái)處理8個(gè)外部中斷和2個(gè)內(nèi)部中斷,并可判斷硬件中斷優(yōu)先級(jí)以減小中斷響應(yīng)的延遲時(shí)間,從而加快對(duì)中斷的實(shí)時(shí)響應(yīng);DMA控制器中含有兩個(gè)DMA引擎,它們可以獨(dú)立使用,也可以配置成一對(duì)使用以支持ARM7TDMI中任意兩個(gè)內(nèi)存塊的DMA傳輸;通用異步收發(fā)器的接口可以與RS-232總線(xiàn)接口,它支持硬件握手和XON/XOFFF軟件協(xié)議,其收發(fā)通道上各有一個(gè)緩沖器,可在程序中輪詢(xún)并可使用中斷形式;系統(tǒng)存儲(chǔ)器是掛在UIM總線(xiàn)上的20kB的內(nèi)部靜態(tài)RAM,可用來(lái)存儲(chǔ)程序變量。也可使用外掛的ROM/FLASH來(lái)存儲(chǔ)藍(lán)牙鏈路控制和管理協(xié)議代碼。
5 應(yīng)用
利用MT1020A和一片無(wú)線(xiàn)收發(fā)器件可以很方便地構(gòu)成一個(gè)完整的低成本、微功耗小型藍(lán)牙無(wú)線(xiàn)收發(fā)系統(tǒng)。圖3所示是一個(gè)基于MT1020A的小型藍(lán)牙系統(tǒng)的典型應(yīng)用框圖。圖中的MCU用來(lái)完成對(duì)框圖。圖中的MCU用來(lái)完成對(duì)鍵盤(pán)、顯示器件和其它外設(shè)的控制以及各種藍(lán)牙通信協(xié)議的協(xié)調(diào)和實(shí)現(xiàn)。MT1020A則用來(lái)控制無(wú)線(xiàn)收發(fā)器的接收和發(fā)送。受話(huà)器和送話(huà)器直接和MT1020A基帶控制器相連。無(wú)線(xiàn)收發(fā)器的作用是在MT1020的控制下,通過(guò)天線(xiàn)對(duì)各種數(shù)字和音頻數(shù)據(jù)進(jìn)行發(fā)射和接收。
