5 結(jié)語

隨著電路中信號頻率的提高,嵌入式系統(tǒng)中高速電路板設(shè)計已經(jīng)成為沒計人員非常關(guān)心的問題了。因此在系統(tǒng)設(shè)計過程中,還要考慮當(dāng)信號速度高,端接元件的布局不正確或者高速信號的錯誤布局等引起的信號完整性問題,這些問題都可能導(dǎo)致系統(tǒng)輸出不正確的數(shù)據(jù),電路不能正常工作甚至完全不能工作。

本文設(shè)計的系統(tǒng)充分考慮到走線技巧。對外加電源以及DC—DC變換輸出,利川22μF的電解電容和O.01μF的陶瓷電容濾波;在芯片的每個電源引腳,就近使用O.1μF的濾波電容;CPU的片選、讀寫、中斷等信號線串聯(lián)22Ω的電阻,達(dá)到阻抗匹配的目的;對數(shù)據(jù)線、地址線等,進(jìn)行等長處理;時鐘線對其進(jìn)行包地保護(hù);利用EDA工具的在線檢查功能,避免了人造環(huán)路的產(chǎn)生等。采取這些措施后,整個系統(tǒng)多次在不同環(huán)境連續(xù)運行數(shù)百小時以上未出現(xiàn)任何故障,足以證明其良好的穩(wěn)定性和可靠性。