久久久亚洲综合久久久久9999,国产大秀视频一区二区三区

位置：機電之家下載站 >> 單片機技術(shù)網(wǎng) >> 單片機基礎(chǔ) >> 單片機通信 >> 正文

培訓信息

·東莞單片機開發(fā)實戰(zhàn)班

·模具設計培訓

贊助商

用CPLD實現(xiàn)單片機與ISA總線接口的并行通信

[1] [2] 下一頁

用CPLD實現(xiàn)單片機與ISA總線接口的并行通信

作者:佚名來源:不詳錄入:Admin 更新時間：2008-8-16 20:46:21 點擊數(shù)：6

【字體：

】

摘要：介紹了用ALTERA公司MAX7000系列CPLD芯片實現(xiàn)單片機與PC104ISA總線接口之間的關(guān)行通信。給出了系統(tǒng)設計方法及程序源代碼。

關(guān)鍵詞：CPLD ISA總線并行通信

CPLD（Complex Programmable Logic Device）是一種復雜的用戶可編程邏輯器件,由于采用連續(xù)連接結(jié)構(gòu),易于預測延時,從而使電路仿真更加準確。CPLD是標準的大規(guī)模集成電路產(chǎn)品,可用于各種數(shù)字邏輯系統(tǒng)的設計。近年來,由于采用先進的集成工藝和大指量生產(chǎn),CPLD器件成本不斷下降,集成密度、速度和性能大幅度提高,一個芯片就可以實現(xiàn)一個復雜的數(shù)字電路系統(tǒng);再加上使用方便的開發(fā)工具,使用CPLD器件可以極大地縮短產(chǎn)品開發(fā)周期,給設計修改帶來很大方便[1]。本文以ALTERA公司的MAX7000系列為例,實現(xiàn)MCS51單片機與PC104ISA總線接口的并行通信。采用這種通信方式,數(shù)據(jù)傳輸準確高速,在12MHz晶振的MCS51單片機控制的數(shù)據(jù)采集系統(tǒng)中,可以滿足與PC104 ISA總線接口實時通信的要求,通信速率達200Kbps。

1 系統(tǒng)總體設計方案

用CPLD實現(xiàn)單片機與PC104ISA總線接口的并行通信,由于PC104主要完成其它方面的數(shù)據(jù)采集工作,只是在空閑時才能接收單片機送來的數(shù)據(jù),所以要求雙方通信的實時性很強,但數(shù)據(jù)量不是很大。因此在系統(tǒng)設計中,單片機用中斷方式接收數(shù)據(jù),PC104采用查詢方式接收數(shù)據(jù)。系統(tǒng)設計方案如圖1所示。

在單片機部分,D[0..7]是數(shù)據(jù)總線,A[0..15]是地址總線,RD和WR分別是讀寫信號線,INT0是單片機的外部中斷,當單片機的外部中斷信號有效時,單片機接收數(shù)據(jù)。

在CPLD部分,用一片MAX7000系列中的PM7128 ESLC84來實現(xiàn),用來完成MCS51與PC104ISA總線接口之間的數(shù)據(jù)傳輸、狀態(tài)查詢及延時等待。

在PC104ISA部分,只用到PC104的8位數(shù)據(jù)總線D[0..7],A[0..9]是PC104的地址總線;/IOW和/IOR是對指定設備的讀寫信號;AEN是允許DMA控制地址總線、數(shù)據(jù)總線和讀寫命令線進行DMA傳輸以及對存儲器和I/O設備的讀寫;IOCHRDY是I/O就緒信號,I/O通道就緒為高,此時處理機產(chǎn)生的存儲器讀寫周期為4需5個時鐘周期,MCS51通過置此信號為低電平使CPU插入等待周期,從而延長I/O周期;SYSCLK是系統(tǒng)時鐘信號,使系統(tǒng)與外部設備保持同步;RESETDR是上電復位或系統(tǒng)初始化邏輯信號,是系統(tǒng)總清信號。

2 基于MAX+plusII的硬件實現(xiàn)

ALTERA公司的CPLD開發(fā)工具MAX+plusII,支持多種輸入方式,給設計開發(fā)提供了極大的方便,因此本系統(tǒng)采用MAX+plusII進行設計。系統(tǒng)的主體部分用原理圖輸入方式,由于庫中提供現(xiàn)成的芯片,所以使用很方便。原理圖輸入部分如圖2和圖3所示。圖2主要完成單片機與ISA接口通信中的數(shù)據(jù)傳輸和握手判斷。在圖2中,各信號說明如下：

D[0..7] 單片機的8位雙向數(shù)據(jù)總線;

PCD[0..7] ISA接口的8位雙向數(shù)據(jù)總線;

PCRD ISA接口的讀有效信號;

PCWR ISA接口的寫有效信號;

STATE ISA接口的查詢選通信號,用來判斷單片機已寫數(shù)據(jù)或讀走數(shù)據(jù);

PCSTATE 單片機用此查詢ISA接口已取走數(shù)據(jù);

MCURD 單片機的讀有效信號;

MCUWD 單片機的寫有效信號;

INT0 單片機的外部中斷信號。

當MCUWR信號有效時,單片機把數(shù)據(jù)鎖存于74LS374（1）中,此時PCSTAE變?yōu)楦唠娖?PC104用STATE信號選通74LS244來判斷數(shù)據(jù)位PCD0是否為高電平,如果為高,說明單片機送來了數(shù)據(jù),則使PCRD有效,從數(shù)據(jù)鎖存器74LS374（1）中取走數(shù)據(jù),此時PCSTATE變?yōu)榈碗娖?單片機通過判斷此信號為低電平來判定PC104已取走了數(shù)據(jù),此時可以發(fā)下一個數(shù)據(jù)。

當PCWR信號有效時,PC104把數(shù)據(jù)鎖存于74LS374（2）中,此時INT0變?yōu)榈碗娖?單片機產(chǎn)生外部中斷,使MCURD信號有效,從數(shù)據(jù)鎖存器74LS374（2）中取走數(shù)據(jù)。此時INT0變?yōu)楦唠娖?PC104用STATE信號選通74LS244判斷數(shù)據(jù)位PCD1是否為高電平,如果為高電平,則說明單片機取走了數(shù)據(jù),可以發(fā)送下一個數(shù)據(jù)。

PC104與單片機進行通信,最關(guān)鍵的就是速度匹配問題。由于PC104的速度快,而單片機的速度較慢,所以要在PC104的IOCHRDY處插入等待周期。如圖3所示,各信號說明如下：

IOCHRDY 用來使ISA接口等待5個時鐘周期;

DLY_D 延時輸入信號;

DLY_CL 延時等待時鐘信號;

DLY_CLR 等待清除信號,為開始下一次送數(shù)據(jù)其做準備;

DELAY 延時5個時鐘周期后的輸出信號,作為DLY_CLR信號的輸入;

SYSCLK ISA接口的系統(tǒng)時鐘信號。

在MCS51與PC104進行通信的過程中,DLY_D信號一直有效（高電平）,在信號SYSCLK的作用下,每5個時鐘周期DELAY信號有效一次,即為高電平。此時DLY_CLR信號有效（低電平）,IOCHRDY信號變?yōu)楦唠娖?PC104可以讀寫數(shù)據(jù)。

地址譯碼部分采用文本輸入方式。用ALTERA公司的硬件設計開發(fā)語言AHDL（Altera Hardware Description Language）實現(xiàn)。AHDL是一種模塊化的高級語言,完全集成于MAX+plus II系統(tǒng)中,特別適合于描述復雜的組合邏輯、狀態(tài)機和真值表,地址譯碼部分采用文本輸入方式充分體現(xiàn)了文本輸入方式的優(yōu)點。文本輸入內(nèi)容如下：

SUBDESIGN Address

(

PCA[9..0] :INPUT;

AEN,IOR,IOW ：INPUT;

RSETDR,DELAY ：INPUT;

A[15..14] :INPUT;

RD,WR ：INPUT;

DLY_D ：OUTPUT;

DLY_CK ：OUTPUT;

DLY_CLR ：OUTPUT;

STATE ：OUTPUT;

PCRD ：OUTPUT;

PCWR ：OUTPUT;

MCURD ：OUTPUT;

MCUWR ：OUTPUT;

）

BEGIN

！DLY_CLR=RESETDR#DELAY;

DLY_D=!AEN&(PCA[9..1]= =H"110");

DLY_CK=!AEN&(PCA[9..1]= =H"110")&（!IOR#!IOW）;

!PCWR=!AEN&(PCA[9..0]= =H"220")&!IOW;

!PCRD=!AEN&(PCA[9..0]= =H"220")&IOR;

!STATE=!AEN&(PCA[9..0]= =H"221")&!IOR;

!MCSWR=(A[15..14]= =H"2")&!WR;

END;

說明：PCA[9..0]是PC104的地址信號,A[15..14]是單片機的地址信號,PC104用到端口地址220H和221H。

3 通信軟件設計

PC104是基于ISA總線的,在系統(tǒng)軟件設計中要防止地址沖突。PC104中使用A0～A9地址位來表示I/O端口地址,即可有1024個口地址,前512個供系統(tǒng)板使用,后512個供擴充插槽使用,當A9=0時表示為系統(tǒng)板上的口地址;當A9=1時表示擴充插槽接口卡上的口地址[2]。因為本系統(tǒng)中采用保留的口地址220H和221H,保證不會發(fā)生地址沖突。

在本程序中,PC104采用查詢方式接收數(shù)據(jù),單片機采用中斷方式接收數(shù)據(jù)。