圖1

　　3.3 從系統(tǒng)時鐘到時鐘系統(tǒng)

　　早期單片機都是用1個時鐘控制片內(nèi)所有時序。進(jìn)入CMOS時代后，由于低功耗設(shè)計的要求，出現(xiàn)了在一個主時鐘下CPU運行速度可選擇在不同的時鐘頻率下操作；或設(shè)置成高、低兩個主時鐘，按系統(tǒng)操作要求選擇合適的時鐘速度，或關(guān)閉時鐘。而Cygnal公司的C8051F則提供了一個完整而先進(jìn)的時鐘系統(tǒng)，如圖2所示。在這個系統(tǒng)中，片內(nèi)設(shè)置有一個可編程的時鐘振蕩器（無需外部器件），可提供2、4、8和16 MHz時鐘的編程設(shè)定。外部振蕩器可選擇4種方式。當(dāng)程序運行時，可實現(xiàn)內(nèi)外時鐘的動態(tài)切換。編程選擇的時鐘輸出CYSCLK除供片內(nèi)使用外，還可從隨意選擇的I/O端口輸出。
　　　　　　　　　


　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　圖2

　　3.4 從傳統(tǒng)的仿真調(diào)試到基于JTAG接口的在系統(tǒng)調(diào)試

　　C8051F在8位單片機中率先配置了標(biāo)準(zhǔn)的JTAG接口（IEEE1149.1）。引入JTAG接口將使8位單片機傳統(tǒng)的仿真調(diào)試產(chǎn)生徹底的變革。在上位機軟件支持下，通過串行的JTAG接口直接對產(chǎn)品系統(tǒng)進(jìn)行仿真調(diào)試。C8051F的JTAG接口不僅支持Flash ROM的讀/寫操作及非侵入式在系統(tǒng)調(diào)試，它的JTAG邏輯還為在系統(tǒng)測試提供邊界掃描功能。通過邊界寄存器的編程控制，可對所有器件引腳、SFR總線和I/O口弱上拉功能實現(xiàn)觀察和控制。

　　3.5 從引腳復(fù)位到多源復(fù)位

　　在非CMOS單片機中，通常只提供引腳復(fù)位的1種方法。迄今為止的80C51系列單片機仍然停留在這一水平上。為了系統(tǒng)的安全和CMOS單片機的功耗管理，對系統(tǒng)的復(fù)位功能提出了越來越高的要求。Cygnal 公司的C8051F把80C51單一的外部復(fù)位發(fā)展成多源復(fù)位，如圖3所示。C8051的多復(fù)位源提供了上電復(fù)位、掉電復(fù)位、外部引腳復(fù)位、軟件復(fù)位、時鐘檢測復(fù)位、比較器0復(fù)位、WDT復(fù)位和引腳配置復(fù)位。眾多的復(fù)位源為保障系統(tǒng)的安全、操作的靈活性以及零功耗系統(tǒng)設(shè)計帶來極大的好處。
　　　　　　　　　　　　


　　　　　　　　　　　　　　　　　　　　　　　　　　　　圖3

　　3.6 最小功耗系統(tǒng)的最佳支持

　　在CMOS系統(tǒng)中，按照CMOS電路的特點，其系統(tǒng)功耗WS為
　　　　　　　　　　　　　　　　　　　　　　　　　　　


　　式中：C為負(fù)載電容，V為電源電壓，f為時鐘頻率。

　　C8051F是8位機中首先擺脫5 V供電的單片機，實現(xiàn)了片內(nèi)模擬與數(shù)字電路的3 V供電（電壓范圍2.7~3.6 V），大大降低了系統(tǒng)功耗；完善的時鐘系統(tǒng)可以保證系統(tǒng)在滿足響應(yīng)速度要求下，使系統(tǒng)的平均時鐘頻率最低；眾多的復(fù)位源使系統(tǒng)在掉電方式下，可隨意喚醒，從而可靈活地實現(xiàn)零功耗系統(tǒng)設(shè)計。因此，C8051F具有極佳的最小功耗系統(tǒng)設(shè)計環(huán)境。



　　C8051F雖然擺脫了5 V供電，但仍可與5 V電路方便地連接。所有I/O端口可以接收5 V邏輯電平的輸入，在選擇開漏加上拉電阻到5 V后，也可驅(qū)動5 V的邏輯器件。

　　4 8051內(nèi)核在SoC中再做貢獻(xiàn)

　　SoC是嵌入式應(yīng)用系統(tǒng)的最終形態(tài)。嵌入式系統(tǒng)應(yīng)用中除了最底層最廣泛應(yīng)用的單片機外，基于PLD、硬件描述語言的EDA模式，基于IP庫的微電子ASIC模式等，形成了眾多的SoC解決方法。無論是微電子集成，還是PLD的可編程設(shè)計，或是單片機的模擬混合集成，目的都是SoC，手段也會逐漸形成基于處理器內(nèi)核加上外圍IP單元的模式。作為8位經(jīng)典結(jié)構(gòu)的8051已開始為眾多廠家承認(rèn)，并廣泛用于SoC的處理器內(nèi)核。

　　4.1 從單片機向SoC發(fā)展的8051內(nèi)核

　　單片機從單片微型計算機向微控制器（MCU）發(fā)展，體現(xiàn)了單片機向SoC的發(fā)展方向，按系統(tǒng)要求不斷擴展外圍功能、外圍接口以及系統(tǒng)要求的模擬、數(shù)字混合集成。在向SoC發(fā)展過程中，許多廠家引入8051內(nèi)核構(gòu)
成SoC單片機。例如，ADI公司引入8051內(nèi)核后配置自己的優(yōu)勢產(chǎn)品--信號調(diào)理電路，構(gòu)成了用于數(shù)據(jù)采集的SoC；Cygnal公司則為8051配置了全面的系統(tǒng)驅(qū)動控制、前向/后向通道接口，構(gòu)成了較全面的通用型SoC。

　　4.2 80C51內(nèi)核在PLD中的SoC應(yīng)用

　　基于PLD，采用硬件描述語言設(shè)計的電子系統(tǒng)是近年來十分流行的方法。在解決較大規(guī)模的智能化系統(tǒng)時，要求可編程邏輯門數(shù)量很大。這導(dǎo)致設(shè)計工作量大，資源很難充分利用，出錯概率也大。隨著IP核及處理器技術(shù)的發(fā)展，從事可編程邏輯器件的公司，在向SoC進(jìn)軍時，幾乎都會將微處理器、存儲單元、通用IP模塊集成到PLD中構(gòu)成可配置的SoC芯片（CSoC）。當(dāng)設(shè)計人員使用這樣的芯片開發(fā)產(chǎn)品時，由于系統(tǒng)設(shè)計所需部件已有80%集成在CSoC上，設(shè)計者可以節(jié)省許多精力。Triscend公司推出的E5系列SoC就是由以8051為處理器核，加上40 KB RAM、WDT、DMA和4萬門帶SoC總線的PLD組成，形成了一個以8051為內(nèi)核的可編程的半定制SoC器件。

　　4.3 8051內(nèi)核在可編程選擇SoC（PSOC）器件中的應(yīng)用

　　完全基于通用IP模塊，由可編程選擇來構(gòu)成產(chǎn)品SoC