設計高頻電路用電路板有許多注意事項，尤其是GHz等級的高頻電路，更需要注意各電子組件pad與印刷pattern的長度對電路特性所造成的影響。最近幾年高頻電路與數(shù)字電路共享相同電路板，構成所謂的混載電路系統(tǒng)似乎有增加的趨勢，類似如此的設計經(jīng)常會造成數(shù)字電路動作時，高頻電路卻發(fā)生動作不穩(wěn)定等現(xiàn)象，其中原因之一是數(shù)字電路產生的噪訊，影響高頻電路正常動作所致。為了避免上述問題除了設法分割兩電路block之外，設計電路板之前充分檢討設計構想，才是根本應有的手法，基本上設計高頻電路用電路板必需掌握下列三大原則:- 高質感。
- 不可取巧。
- 不可倉促搶時間。
設計高頻電路板的基本常識
(a)印刷pattern的長度會影響電路特性。
尤其是傳輸速度為GHz高速數(shù)字電路的傳輸線路，通常會使用strip line，同時藉由調整配線長度補正傳輸延遲時間，其實這也意味著電子組件的設置位置對電路特性具有絕對性的影響。
(b)Ground作大better。
銅箔面整體設置ground層，而連接via的better ground則是高頻電路板與高速數(shù)字電路板共同的特征，此外高頻電路板最忌諱使用幅寬細窄的印刷pattern描繪ground。
(c)電子組件的ground端子，以最短的長度與電路板的ground連接。
具體方法是在電子組件的ground端子pad附近設置via，使電子組件能以最短的長度與電路板的ground連接。
(d)信號線作短配線設計。
不可任意加大配線長度，盡量縮短配線長度。
(e)減少電路之間的結合。
尤其是filter與amplifier輸出入之間作電路分割非常重要，它相當于audio電路的cross talk對策。 高頻電路板的設計步驟 - 根據(jù)外框尺寸的限制，決定電路板的大小。
- 制作印刷電路板外形，與library的data。
- 決定高頻電路單元與信號處理單元的封裝位置。
基本上高頻電路單元與模擬/數(shù)字信號處理單元必需分開封裝，分割方式有兩種分別如下:
(a).將電路板正面與反面的的高頻電路單元與數(shù)字信號處理單元分開，主要原因是數(shù)字電路的噪訊很容易流入高頻電路單元，高頻電路單元的背面設置數(shù)字電路時，必需避免兩者的封裝在相同角落上。
(b).將電路板對分成高頻電路單元與數(shù)字信號處理單元各占一半的場合，高頻電路單元的控制信號線回繞長度如果過過長時，很容易受到數(shù)字電路噪訊的影響 - 電路板設置電子組件。
組件設置作業(yè)對設計高頻電路板而言具有決定性的影響，尤其是包含ground via與連接via的面積，以及如何確保電子組件之間的space等設計非常的重要，例如電子組件之間的space設計不當?shù)脑�，將招致無法設置ground via，以及無法連接via等嚴重后果，也就是說電子組件的配置是否適宜，會使高頻電路的性能產生重大變化。 - 設計配線
除了印刷pattern的配線之外，同時還需要調整line的阻抗(impedance)，并設置ground via。 - 檢查配線
完成電路板data之后必需檢查設計規(guī)范(rule)，尤其是檢查print out的配線是否有任何設計上的疏失，如果電路板有正、反面辨識上的需求時，可提出數(shù)據(jù)數(shù)據(jù)要求廠商制作。
設計高頻電路板的四大要訣
(一)利用印刷pattern取代被動電子組件的功能
照片1是1.5GHz RF增幅器電路板封裝后的外觀；
照片1 高頻電路板利用印刷pattern，取代被動電子組件設計實例
圖1是RF增幅器的電路layout圖。
圖1 照片1的1.5GHz RF增幅器電路圖
該電路的噪訊值為0.6～0.7dB，電路板中央部位附近設有富士通編號為FHC30 FA的HEMT(High Electron Mobility Transistor)電子組件。圖1中的MS組件是表示micro strip，由于電容與線圈的功能可利用micro strip實現(xiàn)，因此該電路并未使用被動電子組件。例如照片1之中與HEMT gate垂直延伸的印刷pattern (簡稱為open stub)，就可發(fā)揮電容的功能。此外基于增幅器的穩(wěn)定性必需取得等化，因此input電路整合ГOPT (NF最小點)，output電路的阻抗(impedance)則作50Ω的設計整合。由于整合用的device也是用印刷pattern形成，所以實際設計電路板時必需將長度與寬度作嚴謹?shù)呐浜稀?BR>
(二)電子組件沿著信號傳輸方向排列，降低配線長度
照片2是800MHz RF增幅器電路板封裝后的外觀；
照片2 電子組件沿著信號傳輸方向排列，降低配線長度的設計實例
圖2是RF增幅器的電路layout圖。
圖2 照片2的800MHz RF增幅器電路圖
圖2中的低噪訊Transistor電子組件使用NEC的2SC5185，由可知照片2電子組件沿著信號傳輸方向排列，藉此降低配線長度。
(三)Emitter 端子附近設置ground via
如照片2所示高頻Transistor組件2SC5185兩個Emitter具有四只腳(pin)，由照片可看見Emitter端子，pad的附近設有ground via，此種結構一般稱為mini mo del type。如果via遠離pad，增幅器的特性就會產生巨大變化，嚴重時甚至無法獲得模擬分析預期的等化與阻抗(impedance)特性。從Emitter端子到via的配線，可因micro strip line的結構而產生組件特性，有關它的影響力將在后述章節(jié)中會以模擬分析方式深入探討�？偠灾诟哳l電路板，電子組件ground的處理非常重要。
(四)發(fā)熱電子組件可利用ground面與金屬框體散熱
照片3是800MHz RF送信機后段電路板封裝后的外觀。
照片3 800MHz RF送信機后段，電路板增加散熱用via的設計實例
由照片可看見FET的source端子附近設有許多與ground層連接的via，這些via除了可以用低阻抗與ground層連接之外，還可將高頻電路的送信單元產生的熱能排除進而獲得散熱效果。這種散熱方法尤其是對不易將發(fā)熱組件的熱能排除時，可透過電路板的ground銅箔面，將熱能導至金屬筐體協(xié)助散熱，如果祇是為了散熱，銅箔必需有70～100μm的厚度才能發(fā)揮預期的散熱效果，因此電路板上的銅箔被視為有效的散熱對策之一。 波長對pattern長度的相關性
波長與波長的關系
圖4是12GHz micro strip edge couple BPF電路板封裝后的外觀。
照片4 12GHz的micro strip edge couple BPF電路板的設計實例
類似如此超高頻的印刷pattern重合部位，不論是長度、寬度與間隔都需作高精度的要求，如果是圖2所示的電路板封裝方式，基本上不可能獲得預期的高頻特性。主要原因是兩電路板處理的信號頻率差異，使得電路板的layout方式也截然不同。假設空氣中或是真空中的波長為λ(mm) ，頻率為f(GHZ) 時，兩者的關系式如下:
表1是利用式(1)試算波長與頻率的結果。
表1 空氣中的波長與頻率的關系頻率(GHZ) | 真空中的(mm) | 1 | 300 | 2.4 | 125 | 5.6 | 53.6 | 12 | 25 | 印刷電路板上的波長比真空中的波長短
在比誘電率為εr的電路板上的信號波長會變短，這種現(xiàn)象稱為波長縮短率 ，波長縮短率可用下式表示:
例如G10玻璃環(huán)氧樹脂(glass epoxy)的εr為4.8，如果將該值代入式(2)便可求得波長縮短率:
假設800MHz的信號，空間波長為375nm，則玻璃環(huán)氧樹脂電路板上的波長會縮短為:
375×0.456=171nm
實際波長可用實效比誘電率計算
實際電路板若是由micro strip line構成的場合，由于電界會外漏至誘電體電路板外面臨造成誘電率下降，該誘電率稱為實效比誘電率。電路板上的縮短率SPCB 可用下式表示:
表2是1GHz常用的CEM-3與12GHz BS converter常用的PPO，利用MEL的SNAP高頻仿真器計算兩者實效比誘電率的結果；表3是根據(jù)實效比誘電率的計算結果，計算1G Hz與12GHz信號在印刷電路板上的波長。根據(jù)仿真分析結果顯示傳至印刷pattern的高頻信號波長，對電路板的材質具有很高的相關性。 表2 典型的兩種印刷電路板的實效比誘電率誘電體的厚度(t=mm) | 實效比誘電率( εr ) | 特性阻抗 Zo ( Ω ) | Line寬度 W(mm) | 0.6 | 3.246 | 50.07 | 1.143 | 1 | 3.256 | 50.08 | 1.92 | (a)CEM-3, εr = 4.3,銅箔厚度18μm，頻率1GHz
誘電體的厚度(t=mm) | 實效比誘電率( εr ) | 特性阻抗 Zo ( Ω ) | Line寬度 W(mm) | 0.6 | 2.591 | 50.06 | 1.396 | 1 | 2.669 | 50.06 | 2.289 |
(b)PPO,εr = 3.2 ,銅箔厚度18μm，頻率10GHz 表3 電路板上與空氣中的波長差異頻率 | 空間波長(λair) | 電路板上的波長 | (GHz) | SPCB (mm) | SPCB / 4(mm) | 1 | 300 | 166.5 | 41.6 | 12 | | 15.5 | 3.9 | micro strip line的長度與阻抗變化
0Ω終端Zin=∞，無終端Zin= 0Ω
圖3是仿真電路利用SNAP仿真儀分析，當波長為λ=4 的micro strip line，從IN端子觀察的阻抗特性 S11。模擬分析時使用0Ω與47kΩ兩種終端阻抗，假設0Ω為ground與pass control連接；47Ω則是利用micro strip line提供transistor偏壓(bias)電流。
圖3 為量測λ=4 micro strip line阻抗特性的仿真電路
圖4是根據(jù)模擬分析結果作成的Smith chart，由圖4(a)的分析結果顯示負載端一旦作短路，從圖3的IN端子觀察，阻抗幾乎呈現(xiàn)無限大，這意味著電路變成開放狀態(tài)。由圖4 (b)的分析結果顯示，一旦將負載開放從圖3的IN端子觀察，阻抗則變成0，這意味著電路變成短路狀態(tài)。
圖4 不同的終端阻抗造成λ=4 micro strip line阻抗特性差異(Smith chart) 各λ=4 時Zin 變成∞Ω或是0Ω
如圖3所示micro strip line的input阻抗 Zin 各λ=4 時會變成0Ω(短路狀態(tài))，或是∞Ω(開放狀態(tài))，顯示高頻line具有switch效應，而該現(xiàn)象也成為設計高頻電路板非常重要的基礎事項。 高頻波長的影響
根據(jù)表3的數(shù)據(jù)顯示1GHz時的 λpub / 4(為41.6mm，10GHz時的λpub / 4 為3.9mm，因此接著要探討波長對電路特性的影響。圖5是使用高頻Transistor的LAN用低噪聲增幅器電路圖，由圖可知它是利用 λ/4 micro strip line(MS1) 在Tr1 設置偏壓(bias)， MS1的一端為pass control(Cp) ，該Cp基于高頻特性與ground連接，當信號(波長為λ的頻率)通過A點時， MS1的電源端會因Cp 形成高頻性短路，因此從A點觀之阻抗(impedance)呈開放狀(Z=∞Ω)，換句話說通過A點的信號流動不會受到任何妨害，不過 的長度增大二倍時，會形成相當于 的micro strip line，此時從*點觀之阻抗(impedance)則變成0Ω，因此信號無法通過A點。處理的信號如果是1GH z左右，由于λ=2 為83.2mm所以即使長度有若干差異，基本上還不會構成問題，然而12GHz的 λ=2為7.8mm，所以即使長度有數(shù)mm的不同，就有可能無法使信號作預期性的增幅，有鑒于此處理的頻率越高，越需要高精度印刷pattern加工。
圖5 micro strip line的長度影響增幅器特性的實例 Ground via的位置對高頻特性的影響
圖6是為了量測870～890MHz高頻增幅電路的特性，特別設計的仿真分析用電路，具體而言它在誘電體厚度為1.0mm， εr=4.3的CEM-3印刷電路板上進行封裝，測試如何才能獲得10dB以上的等化，以及1.1以下的VSWR(Voltage standing Wave Ratio)特性。
圖6 870～890MHz高頻增幅器的電路(仿真分析用電路)
ground via盡可能靠近pad
如圖6的電路可知Transistor的emitter端子與ground之間插入micro strip line model，當作emitter的pad至ground via之間印刷pattern，藉此測試印刷pattern的長度，亦即emitter的pad至ground via之間的距離對高頻特性的影響。等化特性、輸出入阻抗特性(impedance)的測試結果分別如下所述:
等化特性
圖7是emitter直接與ground連接，以及emitter的pad至ground via之間相隔2.0mm時，兩者的通過特性模擬分析結果。圖7(a)是配合模擬分析將LX 設定為1μm的結果；表4是上述兩者等化的差異結果。由圖可知即使是800MHz領域由于插入2.0mm的pad，等化大約會降低3.4～4.4dB。
圖7 Emitter的pad至ground via的距離造成通過特性的差異
表4 emitter的pad至ground via之間的距離造成等化的差異結果 頻率 | 等化(dB) | 等化差異 | (MHz) | Emitter直接與ground連接 | LX = 2.0mm 時 | (dB) | 800 | 14.5816 | 10.1609 | -4.4207 | 880 | 16.1218 | 12.1539 | -3.9679 | 900 | 15.5556 | 12.1961 | -3.3595 |
輸出入阻抗特性
圖8的Smith chart是emitter直接與ground連接，以及emitter的pad至ground via之間相隔2.0mm時，Transistor (Tr1)的輸出入阻抗(S11,S22) 頻率特性仿真分析結果。由Smith chart可知圖中有S11 與S22 兩條特性曲線，它的中心是50Ω阻抗(imped ance)，VSWR是圖中1.0的點。從Smith chart的中心(50Ω)描繪的兩個同心圓表示 VSWR，內側圓的VSWR為1.5，外側圓的VSWR為2.0。由圖8(a)可知emitter直接與ground連接的場合，880MHz的輸入阻抗 S11與輸出阻抗S22 幾乎都是50Ω，由此可知兩者接近一致(matching)。ground pad在2.0 (LX = 2.0 mm)的位置時，880MHz的輸出入阻抗是在VSWR＝2.0圓的外側上，大幅偏離50Ω的整合條件。
(a)emitter直接與ground連接時的阻抗特性
(b) 距離emitter pad2mm設有ground via時的阻抗特性
圖8 Emitter的pad至ground via的距離造成阻抗特性的差異
根據(jù)以上模擬分析結果可知為了獲得良好的高頻電路特性，因此高頻電子組件的ground via必需設在pad的近傍。大直徑via較有利
圖6的Transistor emitter pad分別設有直徑0.4mm與0.2mm的via，如果與圖9的電路作增幅特性差異比較，此處假設via直徑以外的條件，例如模擬分析手法與圖6設有v ia完全相同，且 為0.001mm。根據(jù)以上測試條件獲得如圖10所示的通過特性，需注意的是圖10的via直徑分別是0.4mm與0.2mm；表5是兩者的等化差異，由表5可知不同的via直徑會造成-0.5～-0.6dB的等化差異，如果與表5的「emitter直接與ground連接時的通過特性」比較時，via直徑0.4mm的等化值為-1.3～-1.9dB；via直徑0.2m m的等化值為-1.8～-2.5dB。圖11是via直徑為0.4mm與0.2mm時的輸出入阻抗特性，由圖11可知via直徑為0.4mm的VSWR為1.4；via直徑為0.2mm的VSWR為1.6，也就是說直徑為0.4mm的via對整合狀態(tài)的影響比較小。
圖9 870～890MHz高頻增幅器的電路(仿真分析用電路)
圖10 不同的ground via直徑離造成通過特性的差異
表5 不同的ground via直徑造成等化的差異(模擬分析) 頻率 | 等化(dB) | 等化差異 | (MHz) | ground via直徑0.4mm | ground via直徑0.2mm | (dB) | 800 | 12.715 | 12.0742 | -0.6408 | 880 | 14.5017 | 13.9251 | -0.5766 | 900 | 14.2372 | 13.7487 | -0.4885 |
圖11 不同的ground via直徑造成等化的差異(Smith chart) 印刷電路板的安全規(guī)范
設計高電壓刷電路板的pattern時，通常導體pattern的間隙必需比設計基準最小值大20%，主要原因是為了減少突發(fā)狀況對電路的傷害。不過值得注意是有安全規(guī)范認證需求的場合則與設計基準無關，尤其是50V以上電壓系統(tǒng)的電路板，必需嚴守安全規(guī)范規(guī)定的導體pattern間隙，設計電路板的pattern。
將制作誤差列入考慮
實際設計刷電路板pattern時需將制作誤差列入考慮，尤其是導體pattern間隙必需低于設計基準值 ，因為實際制作過程不可能沒有制作誤差，亦即:
典型的導體pattern間隙
表6～8是典型的導體pattern間隙，雖然并非所有的印刷電路板都使用與典型導體pattern間隙相同條件，不過事前的規(guī)格調查作業(yè)卻非常重要。
表6 日本地區(qū)有關導體pattern間隙的電氣用品安全規(guī)格值電壓 | 大于50V，小于150V | 大于150V，小于300V | 沿面/空間 | 沿面(mm) | 空間(mm) | 沿面(mm) | 空間(mm) | Resist coating | 無 | 有 | 無 | 有 | 無 | 有 | 無 | 有 | 一次端⇔一次端 | 2.5 | 1.5 | 2.5 | 1.5 | 3 | 2 | 3 | 2 | 一次端⇔二次端 | 2 | 1.5 | 2 | 1.5 | 2.5 | 2 | 2.5 | 2 | 一次端⇔接地端 | 2 | 1.5 | 2 | 1.5 | 2.5 | 2 | 2.5 | 2 | 二次端⇔接地端 | -- | -- | -- | -- |
表7 將制品規(guī)格值與設計基準值列入考慮時的導體pattern間隙值(日本地區(qū))電壓 | 大于50V，小于150V | 大于150V，小于300V | 沿面/空間 | 沿面(mm) | 空間(mm) | 沿面(mm) | 空間(mm) | Resist coating | 無 | 有 | 無 | 有 | 無 | 有 | 無 | 有 | 一次端 | 安全規(guī)格 | 2.5 | 1.5 | 2.5 | 1.5 | 3 | 2 | 3 | 2 | ↕ | 制品規(guī)格 | 2.9 | 1.6 | 2.9 | 1.6 | 3.4 | 2.1 | 3.4 | 2.1 | 一次端 | 設計基準 | 3 | 1.7 | 3 | 1.7 | 3.5 | 2.2 | 3.5 | 2.2 | 一次端 | 安全規(guī)格 | 2 | 1.5 | 2 | 1.5 | 2.5 | 2 | 2.5 | 2 | ↕ | 制品規(guī)格 | 2.4 | 1.6 | 2.4 | 1.6 | 2.9 | 2.1 | 2.9 | 2.1 | 二次端 | 設計基準 | 2.5 | 1.7 | 2.5 | 1.7 | 3 | 2.2 | 3 | 2.2 | 一次端 | 安全規(guī)格 | 2 | 1.5 | 2 | 1.5 | 2.5 | 2 | 2.5 | 2 | ↕ | 制品規(guī)格 | 2.4 | 1.6 | 2.4 | 1.6 | 2.9 | 2.1 | 2.9 | 2.1 | 接地端 | 設計基準 | 2.5 | 1.7 | 2.5 | 1.7 | 3 | 2.2 | 3 | 2.2 | 二次端 | 安全規(guī)格 | -- | -- | -- | -- | -- | -- | -- | -- | ↕ | 制品規(guī)格 | -- | -- | -- | -- | -- | -- | -- | -- | 接地端 | 設計基準 | 0.25 | 0.25 | 0.25 | 0.25 | 0.25 | 0.25 | 0.25 | 0.25 | 
圖12 導體pattern的間隙(日本地區(qū))
表8 有關導體pattern間隙的電氣用品安全規(guī)格值(北美地區(qū)) 電壓 | 大于50V，小于150V | 大于150V，小于300V | 沿面/空間 | 沿面(mm) | 空間(mm) | 沿面(mm) | 空間(mm) | Resist coating | 無 | 有 | 無 | 有 | 無 | 有 | 無 | 有 | 一次端⇔一次端 | 1.6 | 1.6 | 4.8 | 3.2 | 一次端⇔二次端 | 1.6 | 1.6 | 4.8 | 3.2 | 一次端⇔接地端 | 1.6 | 1.6 | 4.8 | 3.2 | 二次端⇔接地端 | -- | -- | -- | -- |
表9 有關導體pattern間隙的電氣用品安全規(guī)格值(歐洲地區(qū))電壓 | 大于50V，小于150V | 大于150V，小于300V | 沿面/空間 | 沿面(mm) | 空間(mm) | 沿面(mm) | 空間(mm) | Resist coating | 無 | 有 | 無 | 有 | 無 | 有 | 無 | 有 | 一次端⇔一次端 | 3 | 2.5 | 4 | 3 | 一次端⇔二次端 | 4 | 3 | 4 | 3 | 一次端⇔接地端 | 4 | 3 | 4 | 3 | 二次端⇔接地端 | -- | -- | -- | -- |
圖13 導體pattern的間隙(歐洲地區(qū)) |
66821730(技術支持)
