0 引言
跳頻信號(hào)源主要由兩部分組成：控制部分和頻率合成部分。頻率合成部分是跳頻信號(hào)源的主要組成部分，頻率合成是利用一個(gè)或多個(gè)高穩(wěn)定晶體振蕩器產(chǎn)生出一系列等間隔的離散頻率信號(hào)的一種技術(shù)，早期的通信系統(tǒng)都是采用調(diào)諧（機(jī)械和電子）的方法實(shí)現(xiàn)特定頻道上的通信或者從一個(gè)頻道轉(zhuǎn)換到另一頻道，這種方法嚴(yán)重地限制了通信質(zhì)量的提高。采用頻率合成器后，可以用數(shù)字預(yù)置的方法提供大量精確且能迅速轉(zhuǎn)換的載波信號(hào)和本振信號(hào)，從而大大地提高了通信質(zhì)量，而且許多新的通信體制也就有可能得到實(shí)現(xiàn)?？刂撇糠质侨藱C(jī)接口，頻率合成器在控制部分作用下產(chǎn)生所需的頻率。
當(dāng)前DDS（直接數(shù)字合成器）與 PLL（鎖相頻率合成器）混合的技術(shù)方案主要有：頻偏由DDS產(chǎn)生的PLL 合成器和參考源由DDS 提供的PLL合成器兩種，其中電路結(jié)構(gòu)較簡(jiǎn)單且應(yīng)用較多的是參考源由DDS 提供的PLL頻率合成器。本設(shè)計(jì)方案采用以AD9850作參考信號(hào)源的PLL 頻率合成器。
1 DDS+PLL 方案工作原理
由于PLL 合成器的參考基準(zhǔn)是由DDS 提供的，它可以做到以10-3 Hz 或10-6 Hz變化，因而整個(gè)頻率合成器的輸出頻率間隔可以做得較??；該研究與設(shè)計(jì)合成器的輸出頻率精度和頻率切換時(shí)間均由DDS決定。由于DDS 頻率切換時(shí)間可達(dá)到ns級(jí)，頻率和相位精度很容易達(dá)到10-3 Hz 級(jí)，因此系統(tǒng)性能得到顯著改善。
本方案中PLL部分采用大規(guī)模集成電路頻率合成器MC145146，工作頻率及間隔如表1 所列，原理框圖如圖1所示。

將高穩(wěn)定度晶振產(chǎn)生的10 MHz 標(biāo)準(zhǔn)頻率作為DDS 的時(shí)鐘信號(hào)，由DDS 產(chǎn)生所需頻率，經(jīng)MC145146 的R 分頻器除200，得到參考頻率fR，加到鑒相器PD 上。壓控振蕩器VCO 輸出頻率fo經(jīng)前置分頻器除[P/（P+1）]，計(jì)數(shù)器A 和主計(jì)數(shù)器M 分頻后，送入鑒相器PD 中與fR進(jìn)行比相，并使PD輸出誤差電壓。誤差電壓經(jīng)低通濾波器LPF平滑后加到壓控振蕩器VCO上，使VCO鎖定。
MC145146是雙模頻率合成器電路，其內(nèi)部吞除計(jì)數(shù)器A和外部前置計(jì)數(shù)器P/（P+1）配合，可實(shí)現(xiàn)脈沖吞除計(jì)數(shù)，從而使合成器的輸出頻率擴(kuò)展到 VHF波段。脈沖吞除計(jì)數(shù)方法簡(jiǎn)述如下：計(jì)數(shù)開始時(shí)，?？刂菩盘?hào)MC 為低電平，前置分頻器按P+1 模式工作，A 和M同時(shí)計(jì)數(shù)。當(dāng)A 計(jì)數(shù)計(jì)滿后，A 停止計(jì)數(shù)，控制邏輯使?？刂菩盘?hào)MC 變?yōu)楦唠娖?，前置分頻器按P模式工作。M計(jì)數(shù)器繼續(xù)計(jì)數(shù)，直至M 計(jì)數(shù)器計(jì)滿，便輸出一個(gè)分頻脈沖至鑒相器PD。至此，一個(gè)計(jì)數(shù)周期結(jié)束。在輸出一個(gè)分頻脈沖同時(shí)，控制邏輯使計(jì)數(shù)器M 和A 重新裝入分頻數(shù)，模控制信號(hào)重新回到低電平，前置分頻器重新回到P+1 模式，以便進(jìn)入下一個(gè)計(jì)數(shù)循環(huán)。這樣總的分頻數(shù)N為


2 硬件設(shè)計(jì)
2.1 DDS 部分
DDS 部分[1]系統(tǒng)框圖如圖2 所示，濾波器采用2~20 kHz 自調(diào)諧帶通濾波器，當(dāng)輸入頻率在寬帶范圍內(nèi)變化時(shí)，由于這個(gè)寬帶范圍隨不同種類的換能器而不同，所以為了得到最佳噪聲抑制要自動(dòng)調(diào)節(jié)濾波器的中心頻率。不要求有參考頻率、內(nèi)部振蕩器及同步電路，調(diào)節(jié)電容器可把頻率范圍按10 進(jìn)制擴(kuò)展。當(dāng)濾波器與輸入頻率未調(diào)諧時(shí)，相移不是180毅，相位檢測(cè)器給FET 的柵極提供誤差信號(hào)以控制其漏-源電阻。鑒相器和FET 構(gòu)成濾波器的負(fù)反饋環(huán)路，相位誤差可以改變FET 的電阻，從而重新調(diào)諧濾波器到新的中心頻率。

2.2 PLL部分
PLL部分[2]電路原理圖如圖3所示，圖中E12013和74LS74/2 組成雙模前置分頻器[衣（20/21）]。環(huán)路濾波器采用OP-07 構(gòu)成的有源比例積分濾波器。該濾波器具有滯后超前網(wǎng)絡(luò)，其比例特性可以加快環(huán)路捕捉速度，其相位超前特性可以增大環(huán)路的相位穩(wěn)定余量，同時(shí)提供鑒相輸出電平與VCO相匹配的增益。


壓控振蕩器是由定時(shí)器NE555、運(yùn)放LM301D 以及無(wú)源元件構(gòu)成的簡(jiǎn)單而精密的電壓-頻率變換器，其工作過(guò)程為：輸入電壓經(jīng)積分后變換成正向斜波輸出，當(dāng)斜波電壓達(dá)到2/3E 時(shí)定時(shí)器NE555 被觸發(fā)，腳3 和腳7 輸出低電平。
這時(shí)Q1導(dǎo)通，電容C1 迅速放電，而C3按時(shí)間常數(shù)R5C3 放電。當(dāng)定時(shí)器的腳2 到達(dá)1/3E 時(shí)，定時(shí)器復(fù)位，腳3、7 輸出為高電平。這時(shí)Q1 截止，開始下一個(gè)周期。此變換器的回掃時(shí)間即放電時(shí)間大約為1 滋s，若回掃時(shí)間和工作周期相比可以忽略，則頻率與電壓的關(guān)系為


限幅電路控制LPF 的輸出電壓，倍頻電路控制VCO 的輸出頻率以保證所需，對(duì)應(yīng)關(guān)系如表2所列。
D/A轉(zhuǎn)換部分將數(shù)字信號(hào)變換成模擬信號(hào)。

3 結(jié)語(yǔ)
本跳頻頻率合成器由于數(shù)字分頻器及鑒相器均集成在芯片內(nèi)，外接電路有濾波器，VCO，有源低通濾波器及高速雙模分頻器E12013、74LS74，因此整個(gè)合成器體積小，外接電路少、調(diào)試方便，另外由于DDS 中應(yīng)用了AD9850，使得系統(tǒng)的精度較高。

作者簡(jiǎn)介：

    任向東（1983-），男，河南省欒川縣人，助理講師，碩士研究生，研究方向?yàn)樾盘?hào)與信息處理。

參考文獻(xiàn)：

    [1] 周國(guó)富. 利用FPGA實(shí)現(xiàn)DDS 專用集成電路[J]. 電子
技術(shù)應(yīng)用，1998，（2 ）.
[2] 司朝良. 用AD9850 激勵(lì)的鎖相環(huán)頻率合成器[J]. 電子
技術(shù)應(yīng)用，2001，（10）.