當(dāng)前位置:機電之家首頁 >> 電工園地>> 應(yīng)用案例 >> 伺服驅(qū)動 >> 基于DSP和FPGA的交流伺服系統(tǒng)設(shè)計
基于DSP和FPGA的交流伺服系統(tǒng)設(shè)計

 

1 引言
交流伺服系統(tǒng)在數(shù)控機床、機器人、火炮等領(lǐng)域的應(yīng)用已經(jīng)十分廣泛。近年來,隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展,在交流伺服系統(tǒng)中開始采用各種新穎的器件如數(shù)字信號處理器(dsp)、智能功率模塊等,使伺服系統(tǒng)從模擬控制轉(zhuǎn)向數(shù)字控制,克服了傳統(tǒng)模擬式伺服系統(tǒng)中存在的零漂、低可靠性以及生產(chǎn)一致性差等問題。進一步提高系統(tǒng)通用性,簡化設(shè)計,研究如何從應(yīng)用系統(tǒng)需求出發(fā),依一定原則與算法對軟硬件功能進行分析及合理分配,實現(xiàn)系統(tǒng)柔性重構(gòu)成為研究熱點之一。

本文介紹了dsp+fpga的開放式伺服平臺的設(shè)計。

2 系統(tǒng)總體結(jié)構(gòu)
如圖1所示,整個平臺分為兩大部分:tms320lf2407a組成伺服平臺的核心部分,主要任務(wù)是采集電流信號,完成控制算法發(fā)出pwm驅(qū)動信號,同時利用其外設(shè)為平臺提供專用接口;cpld/fpga組成平臺的擴展部分,主要任務(wù)是協(xié)助核心部分完成各種擴展接口的設(shè)計并處理平臺的所有邏輯信號。一個開放式系統(tǒng)應(yīng)該在某個應(yīng)用領(lǐng)域具備靈活性、多樣性和可移植性。設(shè)計中盡量減少對核心器件某些單元的專門占用,以cpld/fpga代替之,利用cpld/fpga的在系統(tǒng)可編程能力實現(xiàn)平臺的開放性。


圖1 控制平臺結(jié)構(gòu)框圖


平臺保留對tms320lf2407a事件管理器的占用(以備驅(qū)動多臺電機或者其他用途),由cpld/fpga完成pwm發(fā)生器和碼盤測速的功能;同時cpld/fpga接收并處理數(shù)控脈沖信號和故障信號;協(xié)助tms320lf2407a完成系統(tǒng)接口功能,包括:isa/pci接口,專用集成電路接口。

3 dsp系統(tǒng)設(shè)計
由上文所述,tms320lf2407a構(gòu)成平臺的控制核心。tms320lf2407a是ti公司開發(fā)的面向電機控制的dsp處理器,采用16位定點c2xx的內(nèi)核,并將實時處理能力和控制器的外設(shè)功能集于單片之中。其主要特點有:

3.1 dsp的特點
(1) 兼容tms320c2xx的特點,指令執(zhí)行速度最快為40mips(25ns),內(nèi)核與i/o的工作電壓均為3.3v,功耗小,性價比高。

(2) 存儲器結(jié)構(gòu):32k×16位具有可編程保密位的片內(nèi)flash,2.5k×16位的片內(nèi)ram,16位數(shù)據(jù)總線和16位地址總線,可以外擴192k×16位的存儲空間(64k程序存儲器空間,64k數(shù)據(jù)存儲器空間,64k i/o存儲器空間)。

(3) 具有自動程序加載能力,在dsp復(fù)位過程中,可以通過sci或spi將外部存儲器中的程序和數(shù)據(jù)加載到片內(nèi)程序存儲器控制空間的ram。

3.2 面向電機控制的外設(shè)
(1) 片內(nèi)集成了16路10位的a/d轉(zhuǎn)換器,可以編程為兩組8路adc。轉(zhuǎn)換速度最快為375ns,可由內(nèi)部pwm同步信號或外部引腳信號啟動轉(zhuǎn)換。

(2) 片內(nèi)集成兩組事件管理器,每個事件管理器配備兩個16位定時器:可編程設(shè)定定時時間,或用 作計數(shù)器;三相pwm發(fā)生器:以定時器的定時周期為載波周期,可編程死區(qū)時間,可實時產(chǎn)生對稱或非對稱的pwm波形;正交解碼電路:在內(nèi)部進行倍頻,辨向,可與光電碼盤連接,檢測電機轉(zhuǎn)速;三個捕獲單元:捕獲引腳的電平跳變,在永磁同步電機控制中,可用于捕獲轉(zhuǎn)子的“零點”位置;功率保護中斷:當(dāng)pdpint引腳被置為低電平時,pwm發(fā)生器輸出高阻態(tài)并且操作禁止,事件管理器可以產(chǎn)生pdpint中斷,用于過壓、過流和溫升過快等故障的保護。

(3) 可編程的8位sci,16位spi,16位can模塊。
tms320lf2407a是整個伺服平臺的核心,具有高速的運算能力,較高的采樣精度,外設(shè)配置性能和功能較強,能勝任實時性要求高的伺服控制任務(wù)。本平臺用它來實現(xiàn)矢量變換、電流環(huán)、速度環(huán)、位置環(huán)控制。

平臺復(fù)用sci接口,通過跳線選擇實現(xiàn)rs232和rs485通訊,收發(fā)器為max232,max485。can總線收發(fā)器為pca82c250。使用74hc257對spi接口復(fù)用,一組用于串行eeprom的操作,另一組用于串行d/a。由于上述收發(fā)器都是5vcmos電平,所以在與3.3v的tms320lf2407a接口時作了電平轉(zhuǎn)換的處理。

4 cpld/fpga系統(tǒng)設(shè)計
平臺的開放性主要是由cpld/fpga靈活的在系統(tǒng)可編程能力實現(xiàn)的。由圖1可知,cpld/fpga包括的單元電路有:三相pwm發(fā)生器、測速單元、數(shù)控接口單元、故障綜合單元、擴展接口單元和地址譯碼單元。

4.1 三相pwm發(fā)生器


圖2 pwm發(fā)生器結(jié)構(gòu)圖


圖2是由cpld/fpga構(gòu)造的三相pwm發(fā)生器結(jié)構(gòu)圖(圖中只列出了a相,b、c相與a相結(jié)構(gòu)相同)。脈寬寄存器,決定三相pwm信號的脈寬;緩沖寄存器,實現(xiàn)對脈寬數(shù)據(jù)的雙緩沖;周期寄存器,決定pwm的載波周期;死區(qū)寄存器,決定上下橋臂的死區(qū)時間。脈寬寄存器在每個開關(guān)周期中由微處理器更新一次,其輸出數(shù)據(jù)經(jīng)緩沖以后與基準計數(shù)器進行數(shù)值比較,得到三相pwm信號pa、pb、pc。再經(jīng)過死區(qū)電路處理,最后產(chǎn)生6路中心對稱的pwm驅(qū)動信號,驅(qū)動三相逆變器的6個功率器件。

基準計數(shù)器單元在最大計數(shù)值時產(chǎn)生一個同步信號active,當(dāng)它有效時將三個脈寬寄存器的數(shù)據(jù)存入各自的緩沖寄存器,實現(xiàn)雙緩沖,使三個脈寬寄存器在active無效時可依次由微處理器更新而不影響最終的三相同步關(guān)系。同時基準計數(shù)器單元產(chǎn)生一個方向信號int,可作為微處理器的外部中斷源(邊緣觸發(fā)方式),在pwm開關(guān)周期的起始點產(chǎn)生中斷。

平臺中pwm發(fā)生器使用10mhz外部晶振,作為時鐘信號。在cpu的初始化程序中,cpu配置周期寄存器和死區(qū)寄存器,并在每個pwm開關(guān)周期更新各相脈寬寄存器。該電路并不限制pwm的產(chǎn)生方式,因此也可單獨應(yīng)用于其他系統(tǒng)。例如,研究比較復(fù)雜的智能算法時,此時tms320lf2407a的速度不一定滿足要求,可以由pc機完成算法運算,通過pci/isa總線與平臺中的pwm發(fā)生器接口,產(chǎn)生pwm波。

4.2 測速單元
測速單元通過檢測光電碼盤反饋脈沖數(shù),計算出電機的反饋速度。圖3為該單元的結(jié)構(gòu)圖。fa、fb為碼盤輸出信號,前后相位相差90°。使用高頻信號clk對fa、fb進行四倍頻和辨向,分解成兩路脈沖f+、f-。當(dāng)f+有脈沖時,16位可逆計數(shù)器增計數(shù);當(dāng)f有脈沖時,16位可逆計數(shù)器減計數(shù)。cpu每個pwm周期讀取計數(shù)值,兩個相鄰周期的計數(shù)值差值乘以系數(shù)k(與碼盤系數(shù),pwm周期有關(guān))即為電機當(dāng)前轉(zhuǎn)速。平臺中clk信號取自10mhz外部晶振。


圖3 測速單元結(jié)構(gòu)圖


上述實現(xiàn)的測速單元使用m法測速,根據(jù)需要也可以設(shè)計為t法測速方式,這種更改對于cpld/fpga來說,非常容易實現(xiàn)。

4.3 數(shù)控接口單元
該單元用來接收數(shù)控機床的脈沖指令,在伺服應(yīng)用系統(tǒng)中,位置指令通常以脈沖的形式給出。一般有三種形式的脈沖:
·方向+脈沖;
·正反兩路脈沖;
·兩路相差90°的脈沖。

圖4為數(shù)控接口單元結(jié)構(gòu)圖,方式1、2、3分別對應(yīng)三種形式脈沖的處理方式,三種形式的輸入脈沖,最終都處理成兩路脈沖--正向、反向計數(shù)脈沖。根據(jù)實際應(yīng)用情況,通過引腳cs[1]、cs[0]的不同組合選擇經(jīng)過正確方式處理的脈沖進行計數(shù)。計數(shù)器為16位的可逆計數(shù)器,和測速單元的可逆計數(shù)器工作機制完全一樣。


圖4 數(shù)控接口單元結(jié)構(gòu)圖


4.4 擴展接口單元
平臺的擴展接口主要有兩類:專用集成電路接口和isa/pci接口。專用集成電路接口:
提供平臺與某些專用集成電路的接口(如:并行d/a,a/d;旋變檢測電路等)。圖5為該類接口的結(jié)構(gòu)圖。dsp作為主控方,從數(shù)據(jù)總線發(fā)出8bits控制信號,經(jīng)cpld/fpga內(nèi)8位鎖存器鎖存,輸出到專用集成電路,使之按規(guī)定的工作方式工作。然后dsp查詢專用集成電路的狀態(tài)信號,經(jīng)cpld/fpga的8位單向緩沖器,從數(shù)據(jù)總線讀入。根據(jù)狀態(tài)讀取專用集成電路數(shù)據(jù)總線上的數(shù)據(jù)。由于很多cpld/fpga器件不支持內(nèi)部三態(tài)總線,所以設(shè)計一個總線開關(guān)切換總線。


圖5 專用集成電路接口結(jié)構(gòu)圖


了和pc機進行數(shù)據(jù)交換,平臺設(shè)計有和pc機isa/pci總線接口的單元??紤]到伺服控制系統(tǒng)的實時要求很高,在一個pwm周期內(nèi)必須同時讀取多個相關(guān)量,因此不能采用協(xié)議式的并行傳送,而采用了雙口ram的機制,使系統(tǒng)在一個pwm周期內(nèi)完成多個變量的讀寫。圖6為由cpld/fpga構(gòu)造的雙口ram的結(jié)構(gòu)圖。由圖6可知,兩個鎖存器保存寫入的數(shù)據(jù),設(shè)備由三態(tài)緩沖器讀出數(shù)據(jù)。讀寫仲裁器的作用是防止兩個設(shè)備同時對同一地址進行操作。當(dāng)這一情況發(fā)生時,讀寫仲裁器首先對讀、寫請求判先,使能先發(fā)生的請求,屏蔽后發(fā)生的請求,同時,對后提出請求的設(shè)備插入等待周期,等待周期的長度由先提出請求的設(shè)備完成當(dāng)前操作所需時鐘周期決定。isa總線的iochrdy引腳,pci總線的trdy、irdy引腳,lf2407a的ready引腳可以用來插入等待周期。故障綜合以及地址譯碼單元非常簡單,不做贅述。平臺使用的cpld/fpga器件是altera公司的epf10k10atc144-3。


圖6 isa/pci總線接口單元結(jié)構(gòu)圖

5 實驗結(jié)果分析
為驗證平臺設(shè)計的正確性,基于平臺設(shè)計了全數(shù)字永磁同步伺服系統(tǒng)。系統(tǒng)利用tms320lf2407a實現(xiàn)矢量變換、電流環(huán)、速度環(huán)、位置環(huán)控制和svpwm算法,使用了cpld/fpga系統(tǒng)中的pwm發(fā)生器單元、測速單元、數(shù)控接口單元、故障綜合單元和地址譯碼單元。永磁同步伺服系統(tǒng)采用id≡0的矢量控制策略。

本系統(tǒng)采用南京蘇強數(shù)控機電有限公司的sn系列永磁同步伺服電動機,參數(shù)如下:電機額定功率1300w,電機額定轉(zhuǎn)速2000r/min,電機額定電流5.8a,電機額定電壓220v,電機定子電阻0.85ω,電機定子電感7.2mh,電磁時間常數(shù)5.9ms,機械時間常數(shù)1.3ms,轉(zhuǎn)動慣量1.0×10-3kg.m2。光電編碼器系數(shù)2500p/r。電流環(huán)控制周期125μs,位置環(huán)、速度環(huán)控制周期1ms。實驗數(shù)據(jù)中速度濾波周期8ms,電流未濾波。速度量化誤差0.75r/min。


圖7 0~2000r/min的起動速度響應(yīng)曲線


圖8 0~2000r/min的起動力矩電流曲線


圖9 2000r/min的穩(wěn)態(tài)轉(zhuǎn)速曲線


圖10 給定10000個脈沖的定位曲線


圖11 給定1000轉(zhuǎn)/分的位置跟蹤曲線


由圖7-11可看出:
·速度響應(yīng):上升時間約為39ms,超調(diào)量為9%,穩(wěn)定時間約為70ms,2000r/min時的穩(wěn)態(tài)誤差為±0.05%。
·力矩電流響應(yīng):超調(diào)量為34%,上升時間約為4ms,恒流升速時間約為30ms。
·定位狀態(tài):定位時間450ms,定位誤差±1個脈沖,無超調(diào)。
·等速跟蹤狀態(tài):當(dāng)以1000r/min進行等速跟蹤時,最大跟蹤誤差為7個脈沖,無超調(diào)。
【注】:圖10和圖11只是截取了整個位置響應(yīng)過程的一段。

6 結(jié)束語
本文提出的伺服平臺采用dsp+cpld/fpga的硬件結(jié)構(gòu),充分利用dsp的高速運算能力和片內(nèi)外設(shè)資源,同時利用cpld/fpga靈活的在系統(tǒng)可編程能力,為平臺提供豐富的接口單元,實現(xiàn)pwm發(fā)生器、測速單元和數(shù)控接口單元,提高了平臺的開放性?;谠撈脚_的永磁同步伺服系統(tǒng)實驗證明了平臺設(shè)計的正確性,平臺可以通過擴展接口單元與其他專用集成電路和pc機接口,為其他應(yīng)用和研究提供了一個有效的實驗平臺。

參考文獻
[1] 李永東. 交流電機數(shù)字控制系統(tǒng)[m]. 北京:機械工業(yè)出版社,2002.
[2] 秦 憶. 現(xiàn)代交流伺服控制系統(tǒng)[m]. 武漢:華中理工大學(xué)出版社,1995.
[3] tms320lf/lc240xa dsp controllers reference guide[z]. texas instruments, 2001, 12.
[4] flex10k bbbbbded programmable logic device family[z]. altera, 2001,3.
[5] 謝運詳,盛洪剛. 可編程邏輯器件的發(fā)展及其應(yīng)用前景[j]. 微電機,2002,(1).

作者簡介
張小強 男 工程師 南京市中青年行業(yè)技術(shù)、學(xué)科帶頭人后備人員。南京力源強磁股份有限公司技術(shù)副總,兼南京蘇強機電數(shù)控機電有限公司總經(jīng)理,主要從事永磁同步電動機及驅(qū)動器研制開發(fā)與生產(chǎn)。

 

作者:未知 點擊:574次 [打印] [關(guān)閉] [返回頂部]
本文標簽:基于DSP和FPGA的交流伺服系統(tǒng)設(shè)計
* 由于無法獲得聯(lián)系方式等原因,本網(wǎng)使用的文字及圖片的作品報酬未能及時支付,在此深表歉意,請《基于DSP和FPGA的交流伺服系統(tǒng)設(shè)計》相關(guān)權(quán)利人與機電之家網(wǎng)取得聯(lián)系。
電子樣本

SN系列樣冊
:鞏經(jīng)理
:13915946763
:南京塞姆泵業(yè)有限公司
個人求購

楊異乾 【求購】  電涌保護器  2025-11-28
趙焱 【求購】  電氣溫控閥  2025-11-28
張揚瓊 【求購】  ABB火檢...  2025-11-27
張雪根 【求購】  固體除垢劑  2025-11-26
趙經(jīng)理 【求購】  變壓器  2025-11-26
羅經(jīng)理 【求購】  巡邏車跟蹤...  2025-11-26
趙經(jīng)理 【求購】  柴油發(fā)電機  2025-11-26
沈雙 【求購】  柴油過濾紙  2025-11-26
VIP公司推薦